基于软件无线电跳频电台射频前端的研究

基于软件无线电的基本要求和发展趋势,提出了一种应用在软件无线电跳频电台中宽频段接收机的前端电路设计方案,分析了接收机射频前端二次混频方案结构的可行性,在对方案中各功能模块研究分析的基础上,完成了射频前端的滤波嚣、混频器、放大器等各模块的设计工作,并对整个系统进行了建模设计和仿真验证.仿真结果表明,接收机前端电路噪声系数...     

数控跳频电调谐滤波器的设计

研究和设计了一种用于跳频通信系统射频前端的数控跳频电调谐滤波器,具有跳频点数多、跳频速度快等优点,并在不同的跳频点都具有良好的电参数指标。介绍了跳频接收机射频前端系统。对各种形式的电调谐滤波器进行性能分析．确定该数控跳频电调谐滤波器设计方案。介绍了该数控跳频电调谐滤波器电路和硬件电路的设计,包括其在ADS中的仿真模型和性能参数。最后对数控跳频电调谐滤波器进行测试,其性能指标完全达到系统设计要求．而且具有很强的实际应用性。     

基于软件无线电跳频电台射频前端的研究

基于软件无线电的基本要求和发展趋势,提出了一种应用在软件无线电跳频电台中宽频段接收机的前端电路设计方案,分析了接收机射频前端二次混频方案结构的可行性,在对方案中各功能模块研究分析的基础上,完成了射频前端的滤波器、混频器、放大器等各模块的设计工作,并对整个系统进行了建模设计和仿真验证。仿真结果表明,接收机前端电路噪声系数低,镜像抑制良好,增益合理,选择性合适,均满足设计要求。     

软件无线电跳频电台接收机射频前端设计

基于软件无线电的基本要求和发展趋势,提出了一种应用在软件无线电跳频电台中接收机射频前端电路结构,分析了接收机射频前端的总体设计方案,包括前端各部分增益的分配、动态范围的分配、噪声系数及灵敏度的计算,讨论了对器件选择的考虑.实际测试结果表明,该射频前端性能指标满足设计要求.     

甚高频(VHF)跳频电台接收模块的设计与实现

通过对甚高频(VHF)跳频电台射频前端接收模块设计指标和具体结构的介绍,对整个接收机射频前端电路进行了电路设计,构建了一个由第一、第二级混频器,中频放大器,第一、第二中频晶体滤波器,限幅器和推动器,正交检测器,收基带信号(RXBB)放大器,机内测试电路(BITE)以及静噪单音检测组成的接收模块电路。实验结果表明,所设计的接收模块的性能指标达到了系统设计要求,并有所提高。     

链路复用的跳频收发机射频前端设计

针对便携式跳频电台,设计了一种收发链路复用的收发信机射频前端。该收发信机射频前端可以提高抗干扰能力,达到降低功耗、减小设备体积的目的。详细介绍了收发信机射频前端的设计链路和硬件电路实现,设计中收发链路均采用二次变频结构,输出和输入频率在110～512 MHz之间连续可变。最后,对射频前端进行性能测试,测试结果表明所设计的射频前端实现了低相噪、低杂散、带内波动小和高速跳频等指标。     

HF/VHF零中频接收机前端电路分析设计

以零中频接收机的射频前端在HF/VHF存在的问题为重点,深入研究零中频结构的射频前端结构,并通过电路设计提出解决方案,设计了基于软件无线电原理的HF、VHF双频段射频前端。通过模拟仿真,论证方案的可实现性以及所选器件能够满足设计方案的指标要求。     

一种超外差接收机的射频前端设计

介绍了超外差接收机的基本原理,并给出一种应用于6～18 GHz测频接收机射频前端的设计,通过分析其杂散来源介绍了射频前端的混频方案.     

基于DSP的差分跳频通信系统的信号处理

介绍了一种基于TMS320C6203可编程处理器的短波差分跳频电台接收机的设计方案。本接收机包括射频前端部分和DSP单元两部分。接收机的射频前端部分直接把中频模拟信号转变成中频数字信号，DSP单元把中频的数字信号进行下变频和频点识别。     

宽带一体化接收前端技术的研究

本文构建了一个通用化、标准化、模块化的带射频接收前端,结合指标要求,进行了系统指标的规划及方案 的可行性论证,利用ADS 软件对其关键指标进行了仿真验证,阐述了宽带射端的设计方法及步骤。通过对各个功能模 块的设计、选择、及调试,最终在200MHz-3200MHz 的频率范围内,采用二次变频技术设计了一种超外差接收前端。 介绍了宽带射频前端系统仿真研究、接收机系统的方案选择、大动态范围接收机的实现接收机技术指标的计算与仿真 和发射机系统的设计与仿真。介绍了宽带一体化接收前端技术的系统设计与实现以及2～6GHz 通用接收机研究及关键 电路的设计与实验。     

宽带数字接收机射频前端电路设计

宽带数字接收机在无线电频谱管理领域内具有重要的应用,其中射频前端电路指标对整机设备性能的影响显著。文中介绍了一种射频前端电路通用的设计方案,重点分析了各射频器件性能指标对接收机链路的影响,以及对无线电监测与测向结果的影响。最终提出了改进电路拓扑结构设计的措施与办法,并给出了基于该设计思路的具体工程应用实例,取得了良好的应用效果。     

微波低噪声放大器的设计与仿真

低噪声放大器在接收系统中能降低系统的噪声和接收机灵敏度,是接收系统的关键部件。文中按照低噪声放大器电路的设计要求,完成了2GHz基站前端射频低噪声放大器的电路设计,并通过ADS仿真软件对电路进行仿真和优化。最终表明,采用本方案设计的LNA增益约为15dB,噪声系数约为1．2dB,性能稳定,完全达到了通信接收机中对LNA指标的要求。     

基于MAX2742型电路的GPS接收机设计

讨论MAX2742型GPS接收系统射频前端电路的特性及工作原理,介绍以其为基础的GPS接收机的设计,给出电路结构框图.     

基于GP2010的移动GPS射频前端设计

对GPS射频前端进行了研究与设计,实现了GPS信号射频到数字中频的转化过程。应用GP2010芯片设计出了符合要求的GPS射频前端,包括前端滤波器、低噪声放大器,以及中频滤波器。介绍测试系统的搭建,对实际制作的电路板进行调试,并得出测试结果,为后期基于FPGA实现GPS基带数字信号处理提供GPS数字中频信号,为自主设计GPS接收机奠定了基础。     

基于GP2015的GPS射频前端电路ADS优化设计

根据“超外差”结构设计了一种以GP2015为核心的GPS射频前端接收电路,混频级数设计为3级,混频输出的中频信号进行多次优化滤波。首先利用ADS2008系统建模和行为级功能仿真验证系统可行性,其次选择合适的低噪声放大器对射频信号进行放大,提高了接收机的接收灵敏度,最后对PCB板的线宽进行阻抗匹配、电路制作及电路滤波优化。测试结果表明,该电路成功地实现了射频信号的下变频及接收,输出信号功率达到-3.3 dBm,镜像抑制能力达到37 dB。     

A 0.1–1 GHz low power RF receiver front-end with noise cancellation technique for WSN applications

A low power 0.1–1 GHz RF receiver front-end composed of noise-cancelling trans-conductor stage and I/Q switch stage was presented in this paper. The RF receiver front-end chip was fabricated in 0.18 µm RF CMOS. Measurement results show the receiver front-end has a conversion gain of 28.1 dB at high gain mode, and the single-sideband (SSB) noise figure is 6.2 dB. In the low gain mode, the conversion gain of the receiver front-end is 15.5 dB and the IP1dB is −12 dBm. In this design, low power consumption and low cost is achieved by current-reuse and inductor-less topology. The receiver front-end consumes only 5.2 mW from a 1.8 V DC supply and the chip size of the core circuit is 0.12 mm².     

Design and measurements of a RF front-end for Bi-band simultaneous reception

In this paper, we explore spectrum field band simultaneous receivers, with a special emphasis on only one aspect of these systems – the radio front-end. We propose, to validate in the lab, a receiver scheme for the simultaneous down-conversion of two signals in different bands. Obviously, the dedicated scheme is intended for practical use in an integrated circuit. In this work, the chosen receiver is implemented with discrete components. A test set is evaluated and compared to simulations; it contains mostly standard lab equipment, processing signals, according to the receiver scheme; this receiver presents merits and it is worth demonstrating in an integrated circuit.In order to give credit to the use of this type of receiver, the EDA model and results have to be validated by measurement. Therefore, based on the receiver architecture dedicated to an 802.11/UMTS simultaneous dual-channel processing, we design and fabricate a prototype. Firstly, we measure the intrinsic metrics of this prototype in terms of noise figure, gain, linearity, phase and gain mismatch between the two branches of the quadrature mounted mixers. In the present work, we demonstrate that, for instance, as NF and IIP3 change with the RF front-end gain with the improvement of the RF front-end performance, the linearity and the noise requirements are well handled. Afterwards, these metrics are injected in the EDA receiver model and simulations are done in order to evaluate the BER evolution.     

CMOS超宽带低噪声放大器设计难点和要点分析

随着无线通信技术朝着多标准、宽频带的方向发展,为了满足无线通讯设备能够满足宽频带工作的要求,射频前端设计变得越来越困难。其中,作为无线射频接收机第一级的低噪声放大器关系到射频信号放大能力,特别是对整个系统的噪声和灵敏度有着决定性作用。因此,本文以0.8~2.5GHz超宽带LNA为例,分析了电路设计时会遇到的难点,并介绍了巴特沃斯匹配法、RC负反馈法和LC谐振法等内容。最后,通过采用ADS软件和TSMC 0.18um RF CMOS工艺库完成了电路的仿真,结果表明超宽带LNA完全满足设计要求。     

250MHZ单边带接收机前端电路的设计与实现

为了有效地抑制各种干扰,提高甚高频单边带接收机性能,关键是有一个性能良好的前端电路.就这一问题,文章介绍了前端电路在甚高频单边带接收机中的作用和研制250MHZ单边带接收机前端电路的设计方法,同时给出了实验结果,结果表明各种干扰被有效地抑制了.