共查询到20条相似文献,搜索用时 62 毫秒
1.
设计了一种应用于流水线ADC中的全差分增益提升运算放大器。该运放的单位增益带宽受ADC采样速率的控制而自动调节。优化了流水线ADC在不同采样速率下的功耗,提高了ADC的效率。电路采用Chartered 0.18 μm CMOS工艺进行设计,Spectre仿真结果表明,当负载为0.5 pF、采样率由10 MS/s变化到100 MS/s时,运放的单位增益带宽由117.6 MHz变为495.9 MHz,增益由115.2 dB下降到98.7 dB,相位裕度由78.0°下降到74.1°,运放增益和相位裕度随采样频率的提高略有减小。 相似文献
2.
〖JP+1〗CMOS运算放大器是红外探测器系统读出电路的重要模块,其性能直接影响红外读出电路性能。本文设计了一款适用于高速读出电路的输出级运算放大器,在负载电阻100 kΩ,负载电容25 pF的条件下,使读出电路的工作频率大于20 MHz。输出级运算放大器由折叠共源共栅差分运放和甲乙类推挽反相运放级联构成。折叠共源共栅差分运放可以实现电路高增益、大输出电压范围和高输出阻抗,同时可以有效减小放大器输入端的米勒电容效应。甲乙类推挽反相运放具有高电压电流转换效率,可以灵活地从负载得到电流或者向负载提供电流,实现高电流增益,驱动大负载。两级运放之间通过米勒电容实现频率补偿,保证运放的稳定性。本文设计的高速输出级运算放大器基于SMIC 018μm工艺设计,最终实现指标:功耗不大于10mW,运放增益>84dB,相位裕度79°,单位增益带宽>100 MHz,噪声78 μV(1~500 MHz),输出电压范围1~5 V,建立时间<15ns。通过设计高速输出级运算放大器,红外读出电路的读出速率和帧频得到有效提高。 相似文献
3.
4.
高速高增益运算放大器的设计及应用 总被引:2,自引:0,他引:2
本文设计了一种高速高增益放大器,该放大器通过增加全差分的共源共栅电路作为辅助放大器来提高运放增益,并采用频率补偿和钳位管相结合的技术改善运放的频响特性,使得运放在通频带范围内类似于单极点运放,大大减少了运放的转换时间.采用SMIC的0.35μm工艺模型进行仿真,结果表明,运放的直流增益达到110dB,带宽266MHz(负载电容 Cload=1pF),相位裕度55°,只需10ns即可达到0.1%的稳定精度,因而是一种有效的高速高精度运放的实现途径. 相似文献
5.
设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线(Pipelined)ADC的运放。设计基于SMIC 0.25μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。 相似文献
6.
设计了一种高性能BCMOS全差分运算放大器.该运放采用复用型折叠式共源共栅结构、开关电容共模反馈以及增益增强技术,在相同功耗和负载电容条件下,与传统CM0S增益增强型运算放大器相比,具有高单位增益带宽、高摆率及相位裕度改善的特点.在Cadence环境下,基于Jazz 0.35μm BiCMOS标准工艺模型,对电路进行Spectre仿真.在5 V电源电压下,驱动6pF 负载时,获得开环增益为115.3 dB、单位增益带宽为161.7 MHz、开环相位裕度为77.3°、摆率为327.0 V/μm、直流功耗(电流)为1.5 mA. 相似文献
7.
设计了一种低电压低功耗高增益端到端运算放大器.为了提高运放的直流增益,采用了复制运放增益增强技术,这种技术的特点是在提高增益的同时不影响输出摆幅,非常适合低电压场合.该运放采用0.18μm标准CMOS工艺,工作电压为1V.仿真结果表明,在5pF负载电容下所获得运放的直流增益达到65.9dB,增益带宽积为70.28MHz,相位裕度为50°,静态功耗为156.7μW. 相似文献
8.
设计了一种低电压低功耗高增益端到端运算放大器.为了提高运放的直流增益,采用了复制运放增益增强技术,这种技术的特点是在提高增益的同时不影响输出摆幅,非常适合低电压场合.该运放采用0.18μm标准CMOS工艺,工作电压为1V.仿真结果表明,在5pF负载电容下所获得运放的直流增益达到65.9dB,增益带宽积为70.28MHz,相位裕度为50°,静态功耗为156.7μW. 相似文献
9.
一种新型高速CMOS全差分运算放大器设计 总被引:1,自引:1,他引:0
设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环境下对电路进行了Spectre仿真。在2.5V单电源电压下,驱动0.5pF负载时,开环增益为71.1dB,单位增益带宽为303MHz,相位裕度为52°,转换速率高达368.7V/μs,建立时间为12.4ns。 相似文献
10.
11.
介绍了一种GaAs高效率高线性大功率晶体管的设计、制作和性能,包括材料结构设计、电路的CAD优化设计、功率合成技术研究等。通过管芯的结构设计、材料优化,进行了GaAs微波大栅宽芯片的研制;通过内匹配技术对HPFET(high performance FET)管芯进行阻抗匹配,实现了器件的大功率输出;通过提高栅-漏击穿电压、降低饱和压降等手段提高器件的功率和附加效率;通过严格控制栅凹槽的宽度,实现了较好的线性特性。测试结果表明,器件在5.3~5.9GHz频段内,P1dB为45W,功率附加效率ηadd为41%,实现了预期的设计目标。 相似文献
12.
基于预放大锁存快速比较理论,提出了一种高速高精度CMOS比较器的电路拓扑.该比较器采用负载管并联负电阻的方式提高预放大器增益,以降低失调电压.采用预设静态电流的方式提高再生锁存级的再生能力,以提高比较器的速度.在TSMC0.18μm工艺模型下,采用Cadence Specture进行仿真.结果表明,该比较器在时钟频率为1GHz时,分辨率可以达到0.6mV,传输延迟时间为320ps,功耗为1mW. 相似文献
13.
14.
15.
16.
大功率激光二极管高亮度、高功率密度光纤耦合 总被引:2,自引:0,他引:2
将条宽为 10 0μm ,有源区厚度为 1μm的大功率激光二极管 (L D)的输出光束高效地耦合到芯径是 5 0μm的多模光纤中 ,得到了高亮度、高功率密度的光纤输出 .功率密度高达 3.6× 10 4W/cm2 ,耦合效率为 70 % . L D输出光束的发散角较大并且存在较大的像散 ,因此耦合系统中需要结构复杂、性能可靠的微透镜 .采用在一个玻璃衬底上 ,具有两个不同曲率半径的双曲面透镜实现 L D与多模光纤的耦合 . 相似文献
17.
18.
19.
20.
高密度高性能电子封装技术 总被引:1,自引:0,他引:1
本文简要概述了电子封装的发展过程及其结构形式,全面系统地介绍了近几年国外高密度高性能电子封装的最新进展,对当前电子封装的国际发展水平作一综述。 相似文献