跨导放大器的设计与研究

本文介绍了交直流跨导放大器的设计和研制结果。它已用于交直流标准源中，进行电压／电流转换。经测试该跨导放大器在直流和交流（４０～１０００Ｈｚ）下，电压／电流转换准确度优于±０．０５％。     

500 MS/s 12位流水线ADC的设计研究

在超高速高精度模数转换器(ADC)设计中,低压运算放大器及其数字辅助校准算法至关重要。基于40 nm CMOS工艺、工作电压1.1 V,设计了一款500 MS/s、12位流水线ADC。系统采用前端无采保结构及低压级间运算放大器以降低系统功耗。本文提出了一种基于数字检测的算法校准级间增益和电容失配误差,使用较小的面积和功耗有效提高了ADC的整体性能。本数字校准方案将ADC的差分非线性(DNL)和积分非线性(INL)从2.4 LSB和5.9 LSB降低为1.7 LSB和0.8 LSB。对于74.83 MHz的正弦信号,校准技术分别实现了63.14 dB的信号-失真噪声比(SNDR)和75.14 dB的无杂散动态范围(SFDR),功耗为123 mW,满足设计指标,证明了带有数字校正的低压流水线ADC设计的有效性。     

一种高速SiGe BiCMOS 运算跨导放大器的设计

基于SiGe HBT器件良好的频率特性,设计全差分的高速SiGe BiCMOS跨导运算放大器.设计采用TSMC 0.35μm SiGe BiCMOS工艺,利用Cadence Specture进行仿真.结果显示,在3.3V单电源下,功耗20mw,直流开环增益87dB,单位增益带宽2GHz,相位裕度60度,输出摆幅2.4V,输入参考噪声电压4.0nv/√Hz,在1pf的负载电容下,建立时间小于2ns(建立精度0.01%),转换速率1200V/μs.     

典型恒跨导全摆幅运放的比较和设计

恒跨导全摆幅运放作为一种低压运算放大器被广泛地应用于模拟电路和数模混合电路中。通过对三种典型恒跨导运放的工作原理、设计思想进行的比较研究,并对这三种运放的跨导变化进行了仿真。研究结果表明,最大电流选择电路的跨导变化率最小,转换速率恒定,但电路结构复杂。     

双积分A／D转换器误差分析及滤波方法比较

双积分式Ａ／Ｄ转换器当其时钟频率产生偏移并受到５０Ｈｚ市电干扰时会使测量产生误差，本文主要讨论测量误差产生的原因及采用时域数字滤波方法降低测量误差的途径，为提高测量精度选择提供了依据。     

高频磁场检测中采样保持器的设计及其性能分析

磁共振耦合无线电能传输技术是当前电能传输领域的前沿课题,该技术通过高频磁共振耦合实现电能传输,高频磁场是其实现电能无线传输的媒介。收发线圈间的互感耦合系数直接影响着系统的传输效率和传输距离。空间磁场强度同步检测是准确分析互感耦合系数最直接的方法。高速、宽频带的采样保持器是实现空间高频磁场强度同步检测的关键。从采样保持器的原理出发,详细分析了采样保持器内放大器的不同工作模式和电容的材质对采样保持电路性能的影响,探讨了空间高频磁场信号的特性及其对采样保持器的要求。在此基础上,设计了一种高速采样保值器,并通过实验对其在不同模式下的性能做了详细分析。     

恒跨导轨对轨带有连续时间共模反馈的FDA设计

提出了一种恒跨导输入输出轨对轨带有连续时间共模反馈的全差分运算放大器。输入级互补差分对采用交叉导通实现输入总跨导在整个共模输入范围内保持恒定;中间级采用折叠共源共栅结构实现高增益和满摆幅。同时设计了一种连续时间共模反馈电路搭配A类输出结构,使FDA能够在大摆幅和高阻抗的系统下工作。基于SMIC 0.18 μm工艺对设计的FDA进行仿真验证与版图绘制,该电路在电源电压3.3 V,负载电容5 pF时,直流增益92.2 dB,单位增益带宽5.55 MHz,输入输出轨到轨范围接近100%,输入级跨导变化率仅4.53%,建立时间分别为218和195.7 ns,其对应的压摆率分别为15和16.7 V/μs。     

Linearity analysis in pipeline A/D converters

A method for estimating integral nonlinearity (INL) in pipeline analog‐to‐digital converters is presented. In this method, errors in each stage are modeled by an equivalent input‐referred gain error and an input‐referred nonlinearity. For a switched capacitor implementation, the proposed model predicts the maximum statistical INL in terms of capacitor mismatch and also provides an exact formula for INL in terms of finite gain of operational amplifiers. Using this model, it is proved that a high per‐stage resolution reduces the power consumption in low‐speed converters, whereas in high‐speed circuits 1.5‐bit or 2.5‐bit stage is more advantageous. It is also shown that when voltage swing is below 1 V, the lower limit for the size of the capacitors is mainly determined by thermal noise rather than by INL. Copyright © 2008 John Wiley & Sons, Ltd.     

抖动ADC原理与实现

高速高精度ADC技术是电子测量系统渴望解决的关键技术之一。实际的ADC芯片在满足速度指标的前提下，精度往往不能达到要求。应用抖动技术，可以在不同程度上减小ADC的误差，提高ADC的精度。本文在分析了抖动原理及实现方法的基础上，通过计算机仿真，验证了它的效能。     

一种高精度流水线 ADC 系统设计与建模方法

针对传统模数转换器(analog to digital convertor,ADC)设计复杂度高、仿真迭代时间长的问题,提出了一种高精度 ADC系统设计与建模方法。该方法以10 bit 50 MHz 流水线 ADC为例,首先选取分离采样架构,进行电路的s 域变换理论分 析;其次对电路中各种非理想噪声的表达式进行精确推导,根据系统中的运放功耗指标进行参数优化;最后分别在 MATLAB 和 Cadence 软件中建立模型,进行100点蒙特卡洛仿真。仿真结果表明,在 TSMC180 nm工艺失配下,该流水线 ADC有效位 数达到9.70 bit, 无杂散动态范围维持在76 dB 附近,微分非线性在0.3 LSB以内,积分非线性在0.5 LSB以内,核心功耗在 8mW, 该分析方法在保证流水线 ADC 优异性能的同时,大幅提高了设计效率。     

Yield‐aware sizing of pipeline ADC using a multiple‐objective evolutionary algorithm

In this paper, an efficient and highly accurate algorithm for yield‐aware design of pipeline analog to digital converters (ADCs) based on a four‐step approach is presented. First, a general netlist is generated for the data converter building blocks. Then, using an evolutionary method, its best performance sizing is estimated. Finally, the yield gets enhanced to reach a desired value. With the same accuracy, the presented algorithm can achieve yield optimization by approximately five times less computational cost compared with a state‐of‐the‐art MC‐based method. The framework is applied to demonstrate a reliable converter with optimum performance, power consumption, speed and area overhead during a single running process. A prototype 10‐bit resolution, 10‐MS/s pipeline analog to digital converter has been simulated in a 0.18‐µm 1.8‐V CMOS process. Presented results, applying the proposed method, show important advantages in terms of accuracy and efficiency. Copyright © 2016 John Wiley & Sons, Ltd.     

电磁法探测地下金属管线的理论及误差分析

从使用电磁法探测地下金属管线的理论出发,针对使用不同方向天线的测试方法,分析了磁场分布特点和峰值法、反峰值法的定位误差,对旁线干扰、信噪比低等情况下的定位效果进行了仿真,总结了各种测试方法的适用性,为电磁法在地下金属管线实际探测中的具体应用提出了一些指导性的建议。     

90 dB, 90 MHz, 30 mW CMOS OTA for a high capacitive load

The design of simple gain‐enhancement configurations for cascode transistors is presented. Applying one‐ or two‐stage differential amplifiers or an improved regulated cascode configuration in the feedback loop of a cascode, allows high‐speed and high‐gain super‐transistors at low voltage to be designed. These concepts were implemented in a symmetrical OTA resulting in a measured 90 dB, 90 MHz, 30 mW amplifier performance for a.14 pF load. Settling measurements to 0·1% error for a unity‐gain configuration are presented. Copyright © 1999 John Wiley & Sons, Ltd.     

Behavioral modeling of pipeline ADC building blocks

This paper presents accurate behavioral models for the basic building blocks of pipeline data converters with emphasis on the MDAC circuit. These models take into account major circuit‐level non‐idealities, including small‐ and large‐signal effects, as well as the impact of switch‐on resistance effects and thermal noise contributions. The behavioral models have been validated against transistor‐level simulations under different scenarios, showing in all cases a worst‐case deviation of 0.3 bit effective resolution. Copyright © 2011 John Wiley & Sons, Ltd.     

高速大容量数据采集系统设计与实现

高速、高精度、大容量数据采集系统对系统速度、精度、数据存储等各方面都提出了更高的要求,本文基于高速数据采集系统的结构,详细讨论了信号调理、时钟产生、数据存储与传输、抗干扰等关键技术以及采取的相应措施,最后介绍了双通道AD9430高速数据采集卡,并给出了测试结果.     

三坐标测量机高速测量过程动态误差分析与补偿

三坐标测量机测量过程的动态误差制约着工业现场测量效率的提高,为此,提出一种三坐标测量机高速测量过程动态误差补偿方法以改善测量精度。为使研究具备典型性与代表性,以市场上较为广泛使用的移动桥式三坐标测量机为研究对象,通过建立误差分离平台分析测量机高速测量过程动态特性,确定了能够表征测量过程动态误差的四项参数,即最大定位误差(MPE)、残余定位误差(RPE)、最大逼近误差(MAE)、残余逼近误差(RAE)。采用正交实验方法分析了动态误差参数的共性影响因子(定位速度、定位距离、逼近速度、逼近距离)对动态参数的影响程度,并利用三坐标测量机测量标准球得到训练样本和测试样本,分别使用训练样本和测试样本对测量机测量过程动态误差进行建模和补偿。结果表明,经模糊神经网络模型补偿后动态过程误差分别减小了88.8%、80.2%、90.8%、71.3%,证明了模糊神经网络模型能够有效提高测量机的动态测量精度。