基于F1596的乘积型混频器电路设计与实现

针对混频器在接收机电路中的重要性,设计实现了一种基于F1596的乘积型混频器电路。为使该电路能够输出频率稳定的信号,在电路设计中采用鉴频器取样控制VCO产生的本振信号,使该电路具有频谱纯净、失真度小、输出稳定等优点,满足了接收机混频器的使用要求。     

一种宽电源锁相环电路的设计与实现

在片内无电源调整电路的条件下，通过电路优化，设计并实现了一种在2．5～5．5V宽电源下稳定工作的锁相环(PLL)。测试结果较好地反映了设计的正确性，并提出了改进意见。     

一种中频AGC放大电路的设计与实现

针对接收机对中频放大电路的要求,设计实现了一种基于宽带放大器L1590的中频AGC放大电路。在介绍L1590的基础上对其整体结构进行了详细的设计,并根据电路要求设计了跟随器输出电路及取样反馈电路,该放大电路具有增益高、AGC范围宽、负载能力强、输出幅度恒定、工作性能稳定等优点,能够满足一般接收机的使用场合。     

一种新颖的VCO电路

本文介绍了一种采用以四象限模拟乘法器作基本元件,并使用AGC环的新颖VCO电路.     

一种超宽带频率综合器电路的设计与实现

基于超宽带射频（RF）收发电路的应用,设计了一种正交输出的超宽带、全集成并且可重构的频率综合器,可适用于25 MHz～12 GHz工作频段的射频接收、发射电路中射频信号的上变频和下变频处理。采用电荷泵频率综合器作为整体实现架构,使用双核压控振荡器（VCO）覆盖频率范围,利用多级级联本振信号生成技术产生本振信号,实现了适用于多频段一体化通信、雷达无线电跳频、软件定义无线电的频率综合器。采用CMOS工艺进行了设计仿真和流片,芯片尺寸为0.658 mm×1.2 mm。测试结果表明,12 GHz相位噪声不大于-85 d Bc/Hz@100 k Hz offset,电路典型总功耗为203 m W。     

两个新颖的VCO电路

本文介绍两个实用的VCO电路。第一个VCO由运算放大器、乘法器和RC网络构成;第二个VCO是第一个VCO的改进。文中给出了实验结果。     

一种适用于LED驱动电路的压控振荡器的设计

锁相电路在多路LED驱动芯片中得到了普遍地应用,压控振荡器是锁相电路的关键组成部分。文中采用弛张振荡器的原理提出了一种电压调节范围宽、增益线性度高和具有极低功耗的压控振荡器（VCO）电路结构,并基于0.5μm的CMOS工艺对该VCO进行了设计。仿真结果表明在引入60Hz摆幅为0.5V的电源噪声的情况下,其频率抖动在2%以内,电路平均功耗在1mW左右,满足LED驱动的应用。     

PCI Express接口时钟产生电路的设计与实现

介绍了PCI Express接口时钟产生电路的设计,包括体系结构设计、系统设计与仿真、电路设计与仿真、版图设计.该时钟产生电路经过TSMC 0.13 μm 1 P8M CMOS工艺验证,工作电压为1.5 V.结果表明该时钟产生电路能够满足PCI Express接口的要求.     

千兆以太网卡芯片时钟产生电路的设计与实现

本文介绍了千兆以太网卡芯片时钟产生电路的设计,包括体系结构设计、系统设计与仿真、电路设计与仿真,及版图设计。该时钟产生电路的工作电压为1.5V,经过TSMC0.13μm1P8MCMOS工艺验证,表明该电路能够满足千兆以太网卡芯片的要求。本文介绍了千兆以太网卡芯片时钟产生电路的设计,包括体系结构设计、系统设计与仿真、电路设计与仿真,以及版图设计。该时钟产生电路的工作电压为1.5V,经过TSMC0.13μm1P8MCMOS工艺验证,表明该电路能够满足千兆以太网卡芯片的要求。     

一种用于高速锁相环的新型CMOS电荷泵电路

提出了一种适用于高速锁相环电路的新型CMOS电荷泵电路。该电路利用正反馈电路提高电荷泵的转换速度，利用高摆幅镜像电流电路提高输出电压的摆动幅度，消除了电压跳变现象。电路设计和H-SPICE仿真基于BL 1．2μm工艺BSIM3、LEVEL=47的CMOS库，电源电压为2V，功耗为0．1mW。仿真结果表明，该电路可以很好地应用于高速锁相环电路。     

AFC系统的设计

提出了一种基于鉴相器的自动频率控制（AFC）系统,使用移相网络和鉴相器实现鉴频特性曲线,将各种因素造成的频率偏差转化为符号函数,结合频率合成技术,从而形成一种宽频率跟踪范围的AFC系统。     

心电采集电路的设计与实现

介绍一种心电采集检测电路的设计,该设计以AD620和OP07为核心元件,针对心电信号的组成和干扰频率范围,进行了分析,对由电极采集到的心电信号,通过前置放大电路将微弱的心电心电信号放大,并通过低通滤波器、高通滤波器、及50Hz陷波电路滤除干扰最后通过后置放大电路进一步放大得到清晰的心电波形。系统具有高输入阻抗、高共模抑制比、低噪声、低漂移、和高信噪比、成本低等优点。     

IR-UWB数字相干接收机的硬件电路设计

在超宽带信号的接收中,相干接收比非相干接收拥有更高的分辨率,能充分发挥超宽带信号定位精度高等优点.相干接收机对UWB信号进行高速采样后再处理,采样的速度和精度是限制UWB相干接收机测距精度的主要因素.本文设计并实现了IR-UWB的数字相干接收机,接收机采用高速采样芯片ADC08D1000对脉冲超宽带（IR-UWB）信号进行双通道交织采样,然后使用FPGA对采样数据进行降速处理.测试结果证明,本文设计的接收机能准确捕获到脉宽为1 ns的UWB信号.     

数字音频广播接收机载波同步电路设计及实现

针对DAB接收机载波同步系统中的细频偏检测和校正，应用CORDIC算法设计了适于硬件实现的算法和电路设计，并用FPGA验证了设计，该设计已经应用于所研制的DAB接收机中。     

一种适用于以太网接收器的均衡器结构及其实现

尝试采用一种数字域上的信号处理技术,即判决反馈均衡技术来减少失真。实现这种用于以太网的自适应均衡器所需的参数可以通过仿真得到。文章讨论了在特定的以太网环境下(100Base-T4),均衡器的结构和参数设计,及其电路实现。     

基于Proteus的电子电路设计与实现

随着现代电子计算机技术的迅速发展,使用EDA软件进行的电路设计与仿真已经成为现代电子技术系统的必然趋势,用Proteus仿真软件进行电路设计、功能测试调节,简化电路设计周期.文章在设计分析四路彩灯时使用了Proteus仿真软件,能够提高开发效率,降低开发成本,缩短开发周期.     

微波信号调制电路设计与实现

在智能微波开关的发射电路中,对高频微波信号采用了低频和中频两级调制的方法。为避免现场多对智能微波开关之间的相互干扰,首先用37～51 Hz分8级可调的低频高占空比方波信号调制21 kHz固定频率的中频信号,再用该信号调制10 GHz的高频微波信号。在信号调制的同时,用低频信号控制MOS管对高频微波模块的DC-DC供电电源反馈回路进行干预,使DC-DC电路工作于最佳状态,输出电压峰值平稳,避免了高频发射模块间歇式工作对电源电路输出的影响,提高了智能微波开关的测量精度和工作的可靠性。设计结果与理论分析结果比较接近,达到了设计要求。     

一款多模全球导航卫星系统接收机CMOS压控振荡器设计

本文介绍了一款应用在多模全球导航卫星系统中Σ-Δ小数频率合成器的压控振荡器的设计,压控振荡器采用双级积累模式可变电容器件。基于对调谐开关寄生电容的分析,压控振荡器优化了频率覆盖范围和调谐线性度,频率覆盖了GPS和北斗频段。压控振荡器采用了TSMC CMOS 0.18μm工艺,覆盖了GPS L1,BD B1/B2/B3频段的同时采用了线性化调谐技术,优化了相位噪声。恒定的VCO增益特性进一步提供了宽的电压调整范围,提高了环路的稳定性。