基于IPIF的实时信号处理SoPC中断机制研究与实现

在基于FPGA的SoPC系统中,信号处理IP核是信号处理系统的功能核心,也是信号处理SoPC设计的重点,因此对来自信号处理IP核的中断请求处理也成为SoPC设计实现的重点.在基于PowerPC处理器的信号处理SoPC中,处理机的外部中断控制器(EIC)与IP核总线接口(IPIF)中断服务模块共同构建了具有多个层次的分层中断模型,使得SoPC的中断实现具有了特殊性.本文首先介绍了IPIF接口结构,然后研究了基于IPIF的中断实现机制,最后给出了一个在雷达实时信号处理SoPC中的中断实现以及常见问题和解决方案.     

基于PowerPC 8247的嵌入式Linux系统开发

介绍了嵌入式PowerPC处理器芯片MPC8247的主要特征。着重阐述了如何在PowerPC处理器（以MPC8247为例）上开发嵌入式Linux系统,主要包括系统总体设计、编译环境开发、目标系统配置、调试环境建立、系统引导模块U-Boot修改、内核移植以及文件系统的构建等。基于PowerPC处理器的嵌入式Linux系统提供了一个小体积、低功耗、具有丰富接口的开发平台,在此平台上可以进行嵌入式Linux系统相关项目的验证,延伸和可行性研究。     

基于VirteX-Ⅱ Pro的双核系统构建

基于Xilinx的Virtex-Ⅱ Pro开发板实现了双PowerPC405核硬件系统构建,支持对共享存储器的访问及共享串口输出.重点给出了系统的构建方法及共享资源控制机制,测试结果验证了系统的可行性.     

基于PowerPC和FPGA的小型化飞行管理计算机设计

为了满足飞行管理系统小型化应用的需要,提出了一种基于PowerPC和FPGA的小型化飞行管理计算机系统设计方法,该设计以PowerPC微处理器MPC8270为核心,PowerPC多任务软件基于Vxworks实时操作系统,采用现场可编程门阵列FPGA进行地址译码和逻辑控制,并在其外围进行了模拟量接口、离散量接口、总线接口以及存储器的扩展,丰富了系统硬件接口资源。基于PowerPC和FPGA的飞行器管理计算机具有体积小、功耗低、实时性好和处理能力强的特点。实践证明,该设计方法结构简单、功能强大,能够满足系统控制的要求,具有较好的实用性。     

可扩展地面无人平台综合处理模块硬件设计

小型轻量的地面无人平台应用越来越广泛,综合处理模块作为地面无人平台的指挥控制中心,承担着信息采集、数据处理及融合等核心功能.设计高性能可扩展的综合处理模块是未来地面无人平台的重要发展方向.以多源信息融合处理理论模型为基础,设计了一种以PowerPC为主处理器,FPGA为协处理器的综合处理模块系统架构.PowerPC主处理器主要完成数据处理、数据融合以及与各接口控制器的信息交互.FPGA协处理器主要实现接口控制器的扩展、信息采集和预处理.实际测试表明,综合处理模块在计算性能和通信性能方面优于原有系统.综合处理模块的硬件设计和多源信息融合处理理论模型的描述对地面无人平台的整体设计具有重要意义.     

中断情境下可靠性应急设施选址-分配多目标优化模型

应急设施选址是长期战略性决策布局问题,选址-分配网络面临潜在的中断风险.在中断情境下构建以成本经济性、覆盖质量均衡性及公平性为核心的多目标体系.以最小化系统成本为目标反映经济性,以覆盖服务质量最大化为目标反映均衡性,以最大化最小需求覆盖水平为目标反映公平性,建立中断情境下服务能力有限的可靠性应急设施选址-分配多目标优化模型.采用带精英策略的快速非支配排序遗传算法(NSGA-II)对模型予以求解,获得经济成本、覆盖服务质量均衡性与公平性之间的Pareto解集,给出Pareto最优解集在三维空间的分布及应急设施选址布局网络的拓扑结构.研究成果将为决策者在中断环境下设计可靠的选址-分配网络提供决策支持.     

基于PowerPC的嵌入式系统硬件设计

在本设计中,使用了Motorola公司的RISC处理器PowerPC7410作为核心处理器.该处理器是新一代G4处理器,具有高性能和低功耗的特点,外接一个2Mbytes L2 Cache作为二级缓存,以提高运算速度.以Tundra公司为PowerPC专门设计的桥芯片/存储器控制器Tsi107作为北桥芯片,利用60X总线和PowerPC7410相接,用以把60X总线信号转化为PCI总线信号,并管理Flash和SDRAM.此设计充分利用60X总线高数据传输速率和优秀的连接性能,发挥了MPC7410的高可靠性和强大的处理能力,使该硬件平台具有优良的性能.     

FPGA嵌入式系统的Linux设备驱动程序开发

基于FPGA嵌入式系统,在PowerPC架构的Linux2.6操作系统环境下,对通用输入输出接口(GPIO)控制器的驱动,采用平台设备机制进行中断控制管理.通过该管理机制,将GPIO设备本身的资源注册进内核,由内核统一管理.在参照Linux2.6内核源码有关平台设备驱动的基础上,编写和测试了GPIO设备的驱动程序.该驱...     

一种利用高精度时钟测量中断延迟的方法

中断延迟是实时操作系统最重要的性能指标之一,其通常指外部设备发出中断请求至操作系统中断服务例程执行第一条指令经过的时间,而中断延迟的精确测量对于定量分析实时操作系统实的时性能具有重要意义。利用MPC8641D双核PowerPC片上系统可编程中断控制器的高精度时钟,实现了核间中断及定时器中断在不同负载条件下的中断延迟精确测量。实验结果表明,不同类型中断的延迟特性具有显著差异,核间中断和定时器中断的最坏情况延迟分别为1060纳秒及2540纳秒,而核间中断延迟和定时器中断延迟受不同类型负载的影响程度也有显著不同。     

基于PowerPC处理器MPC8250的嵌入式Linux系统开发

介绍了嵌入式PowerPC处理器芯片MPC8250的主要特征。借助于denx软件中心提供的ELDK3．0开发套件,着重阐述了如何在PowerPC处理器（以MPC8250为例）上开发嵌入式Linux系统,主要包括编译环境开发、目标系统配置、调试环境建立、系统引导模块U-BOOT修改、内核裁减与移植以及文件系统分类等。Linux系统对于PowerPC处理器具有良好的支持性能。基于PowerPC处理器的嵌入式Linux系统提供了一个小体积、低功耗、具有丰富接口的开发平台,为整个飞机维修系统的开发打下了一个坚实的基础。     

基于无线网络的嵌入式智能小区管理系统

文章给出了一种基于无线网络的嵌入式智能小区管理系统的构造方案。首先在FPGA上构建一个以NiosⅡ处理器为核心的嵌入式系统,并移植？Clinux操作系统。再将此系统作为智能小区的集中器,配置适当的采集器和上位机后,就可以构成一套功能强大的智能小区管理系统。文章重点介绍了系统的硬件组成、软件结构,以及关键程序的流程图。     

FPGA高级语言设计开发环境构建

针对传统FPGA芯片开发流程对开发人员要求高,开发难度大、周期长的难题,基于FPGA芯片高级综合工具CatapultcSynthesis以及配套的设计验证工具,构建了新的FPGA高级语言设计开发环境,支持将C语言算法快速高效地实现到FPGA芯片上。实验表明．该开发环境能有效降低设计人员的开发难度,缩短工程研发周期。     

基于FPGA的铁轨检测算法设计与研究

介绍一种基于FPGA的铁轨检测方法,包括嵌入式图像处理系统的硬件平台搭建和基于FPGA的图像处理算法的研究。采用基于FPGA的软核技术,完成图像增强和复原、边缘检测、阈值分割、连通域搜索等图像处理基本算法,实现在图像中完成铁轨区域的提取。     

基于PCI-E接口的高速数字信号处理系统设计

为了满足目前实时信号处理要求,利用ADSP-TS201和Virtex4系列FPGA构建高速数字信号处理系统,采用点对点互连和紧耦合结构设计,利用FPGA自定义LVDS接口实现板级互连,通过PCI-E接口与上位机通信,具有良好的可扩展性。文章介绍了系统的结构、原理及PCB设计。     

通用处理器设计中硬件仿真验证

基于动态的RTL仿真依然是验证超大规模集成电路的主要方法。在使用动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈，通常的解决方案是使用FPGA进行硬件的物理原型仿真，使用FPGA可以在较短的时间内测试大量的测试向量，但是使用FPGA物理原型验证的可调试很差。针对这一主要问题，提出了三级的层次化仿真验证环境，使用硬件仿真器的仿真加速作为中间层的解决方案，即可以提高仿真速度，也提供了良好的调试环境。同时针对大规模设计多片FPGA逻辑划分提出了改进的K—L算法，优化了FPGA的利用率和片间五连。     

基于FPSLIC的Internet网络远程视频采集系统设计和实现

实现了基于Internet网络的远程视频采集系统,方案采用FPSLIC这一集成了FPGA和8位AVR芯片的SOC片上系统作为主控芯片,利用其AT40KFPGA对图象压缩和解压缩高性能的设计和AVR丰富的外设和资源,并采用嵌入式操作系统μCLinux实现Web实时访问.实验结果表明,设计充分考虑到了图像处理的快速性和准确性,具有良好的实时性和高清晰的图像质量.     

内嵌ARM核的FPGA器件在图像检测中的应用

介绍了一种内嵌ARM核的FPGA芯片的结构及特点,搭建了以EPXA1为核心的图像检测硬件系统。实验结果表明检测系统能够进行1024×1024,12fps的图象采集,同时在ARM中实现了光条中心定位算法。     

北斗多模卫星导航在电力系统中同步授时研究

通过对在电力系统中应用北斗卫星导航系统进行定位、授时等的迫切性和可行性进行分析;提出了采用大规模集成电路和模块化设计,以高速芯片进行控制的北斗多模授时设备。射频通道全部采用芯片搭建,通过选型,选用了MAXIM公司的MAX2769ETI＋芯片作为射频芯片。数字基带处理主要在大容量的FPGA平台上完成。定位解算处理功能在DSP平台上完成。守时电路在单片机和FPGA上实现对晶振的驯服从而输出同步时间信息。最后,通过实验室测试得出该设备能够达到较高的授时精度。     

基于FPGA的计算机系统原型仿真平台设计

如何帮助学生实现认知上从理论到实践的飞越,是传统计算机体系结构教学面临的最大挑战.目的是构建可重构的计算机系统原型仿真实验平台,给学生创造一个设计计算机系统原型的机会.通过FPGA仿真验证和C语言模拟器仿真的方法,以32位乱序流水线的RISC处理器原型为核心,构建了C语言模拟器、RTL仿真器和FPGA仿真验证平台,移植和改造了操作系统、编译器等系统软件和工具链,最终设计和实现了一套完整的计算机系统原型仿真教学实验平台.仿真教学实验平台与目前传统的计算机系统教学实验平台相比,具有较先进的技术水平,并具有开放性,可扩展性,综合性的特点,易于在教学中使用.     

基于51单片机软核的数字频率计设计

以FPGA和51单片机软核为核心,设计了一个数字频率计,实现了频率、周期、时间间隔和占空比的测量。系统主要包含3个部分：整形放大电路、FPGA门控处理电路和显示电路,整形放大电路采用 TI高速比较器 TLV3051来实现整形放大,用FPGA搭建数字电路来测量各参数,通过LCD来显示所测参数的值。