基于CSD算法的高阶FIR滤波器优化设计

在通信或雷达领域的高速实时信号处理中,通常包含大量的高速高阶FIR滤波器的设计。例如在雷达信号处理中,要进行数字正交采样和脉冲压缩器的设计,要求滤波器速率高,阶数大,运算量非常大。若使用DSP芯片则需多片处理完成,使得系统的工作延迟长、成本高、功耗大、调试困难。该文根据CSD（Canonic Signed—Digital）算法的思想,实现了高阶高速FIR滤波器的优化设计。该算法可显著降低算法的运算量,可用可编程逻辑器件迅速快捷地完成系统的硬件设计。文中举例用Altera公司的FPGA来实现数字正交采样和脉冲压缩滤波器算法优化,进行了实验验证,最后给出了结果比较和分析,证明这对基于FPGA的高阶FIR滤波器的设计有实际意义。     

基于ADSP-TS101的数字正交采样和脉冲压缩的高效算法实现

针对雷达信号处理中数字正交采样和脉冲压缩的大运算量问题，提出了用频域方法把正交采样和脉冲压缩结合实现的高效算法，大大减少了运算量，提高了雷达信号处理的吞吐率和实时性。在ADSP-TS101上，验证了这个算法实现数字正交采样和脉冲压缩的速度性能和精度。     

数字正交采样和脉压的高效算法及实现

在高数据采样率,特别是大时宽带宽积条件下,时域的数字正交采样和脉冲压缩包含大量的乘加运算。用一种新算法在频域实现数字正交采样和脉压可显著降低运算量,并在保证性能不损失的前提下．优化算法,进一步减少运算量,并采用通用并行DSP完成系统的硬件设计。     

雷达数字化接收与脉冲压缩通用结构研究

具有高速中频数字采样、数字下变频、正交相位检波、大时宽脉冲压缩的现代雷达数字接收系统,其时域的数字下变频、正交相位检波、脉冲压缩实现包含了大量的乘加运算,如何进一步简化算法,降低运算量,值得研究。在介绍了各个处理模块原理的基础上提出了一种新的基于频率域一体化实现算法,此算法与时域级联实现方法相比显著降低了运算量。同时给出了工程实现的通用结构,在此基础上对一种典型情况进行了Matlab仿真,仿真结果表明此方法结构简单,有很强的工程应用价值。     

线性调频信号数字脉冲压缩技术分析

在线性调频信号脉冲压缩原理的基础上,利用Matlab对数字脉冲压缩算法进行仿真,得到了雷达目标回波信号经过脉冲压缩后的仿真结果。运用数字脉冲压缩处理中的中频采样技术与匹配滤波算法,对中频采样滤波器进行了优化,降低了实现复杂度,减少了运算量与存储量。最后总结了匹配滤波的时域与频域实现方法,得出在频域实现数字脉冲压缩方便,运算量小,更适合线性调频信号。     

基于ADSP-TS101的数字正交采样和脉压的实现

讨论了雷达系统中运用通用数字信号处理器高精度实时实现数字正交采样和脉冲压缩的方法，设计并实现了一个以ADSP—TS101为核心的高性能数字正交采样与脉冲压缩系统，讨论了实现中的若干问题，最后给出了实验结果，分析了系统性能。     

基于SRFFT算法的FIR数字滤波器设计及ADSP21160实现

基于分裂基FFT(SRFFT)算法设计FIR数字滤波器，首先将输入信号经A／D转换成数字序列，运用重叠相加法将数字序列分段成固定长度的数据组，然后采用SRFFT算法对固定长度的数据组将时域的卷积运算转换为频域的复乘运算，再利用分裂基IFFlT(SRIFFT)转换回时域，从而达到滤波的效果。基于SRFFT算法的FIR数字滤波器较其他FFT算法大量减少了复乘加运算量，提高了滤波效率。本文设计的滤波器是一个长度为400～500阶的可变FIR数字滤波器，输入信号为采样速率10MHz的复数据，根据系统处理要求，采用2片高速浮点芯片ADSP21160构成多处理器并行系统来实现高速FIR数字滤波器的设计。     

外辐射源雷达实验系统中高速实时数字脉冲压缩的实现

针对外辐射源雷达实验系统中随机大时宽连续波回波信号的低频域占空比特点，对传统脉压算法进行简化处理，并采用以多片通用DSP芯片ADSP21060为核心建立处理机平台．设计并实现了一个高效的高速相干连续波雷达时域数字脉冲压缩子系统。     

三通道高速数据采集与脉冲压缩系统的实现

介绍了一种三通道高速数据采集与脉冲压缩系统的研究与实现。系统使用AD13465实现14位32MSPS数据采集，使用FPGA实现1024点和256点可变点数脉冲压缩。脉压模块采用双蝶形运算单元并行处理，其中的基4蝶形运算单元可同时完成FFT、复乘和IFFT运算，使硬件的规模减少到正常情况下的1／3。系统采用块浮点算法以提高动态范围。脉压结果使用32位IEEE754／854浮点格式输出。整个芯片完成1024点和256点脉压时间最快分别为57．70μs和12．65μs。     

基于ADSP-TS101的雷达脉冲压缩处理机设计

介绍了通用DSP芯片ADSP-TSl01的优点，然后介绍了一种基于单片ADSP-TSl01为核心建立的处理机平台，该系统通过FFT和IFFT快速算法，高效地实现了频域数字脉冲压缩处理。在实际验证的基础上，设计并优化了一个高速实时雷达数字信号脉冲压缩系统，并得到了相应的试验结果。给出了系统设计中的一些关键步骤以及实现的方法，并且分析了系统主要性能，在本系统设计中内核使用还留有相当大的余量，可大大方便以后其他功能的扩展。文章对其他工程设计具有参考价值。     

正交插值和脉冲压缩的合成算法研究

在脉压体制的雷达中,正交插值和脉冲压缩是雷达信号处理的前端,通用的分开处理的方法增加了系统结构的复杂性以及成本的提高.本文通过对正交插值脉冲压缩各种工程实现方法的研究,采用合成算法,在一定条件下简化系统结构并不增加运算量,并通过仿真在理论上讨论其性能和可行性.     

脉压波形畸变校正及其快速算法设计

针对雷达信号实时处理中数字正交插值滤波器引起脉压波形畸变的现象,提出了一种新的波形优化方法,采用精确设计的匹配滤波器,消除了数字正交插值滤波器对脉压波形的失配影响,改进了脉压输出的幅度特性和相位特性,提高了检测性能.基于对任意长度序列进行优化的添零-分解FFT方法,提出了利用频域滤波实现大脉压比脉压的一种新的快速算法,当对非连续信号进行脉压时,显著减轻了运算负荷.     

数字中频正交采样及其FPGA实现

为满足高性能信号处理的要求,需要直接对中频信号进行采样得到正交的两路信号.分析了直接中频正交采样的基本原理,给出了其中最重要的滤波器设计思想及其在FPGA上的硬件实现方法,并仿真验证该方法的有效性.理论分析和实验结果表明,这一方法可以满足高性能信号处理的要求.     

非理想中频信号带通采样及数字正交检波器设计

信号中频的非理想给带通采样有着不利影响,并影响正交变换的性能.文中分析了非理想带通采样情况下正交检波器的设计以及性能,对正交变换中最重要的低通滤波器的性能以及参数选择进行了仿真,并给出了低通滤波器的设计方法和该数字正交检波器在FPGA中的实现方法.     

采用小波进行频带分割的脉冲压缩方法

针对因频带分割滤波器的不理想产生的频谱混叠、幅度以及相位失真导致子带脉压误差较大的问题,提出了一种采用小波设计的正交镜像滤波器组进行频带分割的子带脉压方法.借助小波及多分辨分析理论,利用最优频域准则设计频带分割滤波器组,消除或减小混叠失真、幅度及相位失真后,对信号进行频域分解,实现子带脉冲压缩.仿真结果表明,和传统的子带脉压方法相比,所提的脉压方法在主副瓣比方面提高了约12 dB,最大脉压误差减小了约7 dB,验证了该算法的正确性和有效性.