单片硅酸镓镧晶体滤波器的研制

比较了几种压电晶体的物理性质,采用硅酸镓镧(La3Ga5SiO14,LGS)晶体材料设计了一种6极点单片晶体滤波器.该滤波器中心频率为4.8 MHz,3 dB带宽20 kHz,工作温度范围为-55～125℃,体积仅32.2 mm×12.6 mm×8.5 mm.实验证明,LGS晶体温度性能好,机电耦合系数高,适合制作中等带宽的晶体滤波器,该研究填补了国内该领域的空白.     

低功耗跨导-电容滤波器及其调谐电路的设计

设计了一种以Nauta跨导为单元结构的5阶切比雪夫跨导-电容带通滤波器及其调谐电路.该电路应用于低中频结构的北斗卫星导航接收机射频前端.滤波器的中心频率为4.092MHz,带宽设计为±2.046 MHz.该滤波器采用锁相环结构的片上自动频率调谐电路,用TSMC0.13 μm RF CMOS工艺实现,芯片面积仅为0.24 mm2,可以在低电压下工作,电路总功耗仅为1.68 mW.     

基于GaAs pin工艺的开关滤波器组芯片

基于GaAs pin工艺,研制了频率覆盖9.9～ 14.2 GHz的三通道开关滤波器组单片微波集成电路(MMIC)芯片.开关滤波器组由输入/输出pin单刀三掷开关、带通滤波器组和pin开关偏置电路组合而成,集成在面积为4 mm×4 mm的GaAs衬底芯片上.每个支路的pin开关都采用串-并混合结构,控制电压-5 V时开关导通,+5V时开关截止.带通滤波器均采用分布参数梳状线结构,开路端加载金属-绝缘体-金属(MIM)电容减小了滤波器的尺寸.经探针台在片测试,结果表明,开关滤波器组MMIC芯片的三个通道中心插损为3.5～4.0 dB,1 dB相对带宽为16％ ～ 19％,35 dB与1 dB矩形系数比为1.9～2.2.     

四极点LGS晶体滤波器的研制

介绍了了一种四极点单片式硅酸鎵镧(La_3Ga_5SiO_(14),LGS)晶体滤波器的设计方法.该滤波器中心频率为5 MHz,3 dB带宽20 kHz,工作温度范围为-55～+125 ℃,体积只有32.0 mm×16.0 mm×8.5 mm.实验证明,LGS晶体能实现相对带宽为0.3%～0.8%,频率温度稳定性好,体积小的晶体滤波器,具有广泛的应用价值.     

S频段小型化低相噪倍频器设计

本文利用阶跃恢复二极管的非线性特性设计了一款S频段低相噪高阶倍频器.倍频器输入频率100MHz,输出频率2GHz,输出功率0~5dBm,输出信号杂散10GHz内优于-90dBc,残留相位噪声指标优于-130dBc/Hz@1kHz.创新性地集成FBAR带通滤波器,电路尺寸小于24mm×14mm×5mm.     

0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计

采用标准0.18μm CMOS工艺,设计了一种应用于UHF RFIDΣ-Δ模数转换器的数字抽取滤波器,并完成其前后仿真、逻辑综合、布局布线及版图实现等全流程.该滤波器主要实现滤波和降采样功能,由梳状滤波器、补偿滤波器和半带滤波器级联组成.合理选择各级滤波器的结构、阶数并采用规范符号编码(CSD)对其系数进行优化.仿真结果表明:采样频率为64MHz,过采样率为32的二阶Σ-Δ调制器的输出1位码流经过该滤波器滤波后,信噪比达到53.8dB;在1.8V工作电压下,功耗约为15mW.版图尺寸0.45mm×0.45mm,能够满足RFID中模数转换器的要求.     

基于裸芯片覆膜的薄膜体声波滤波器

该文研制了一种空腔型的薄膜体声波谐振器(FBAR)滤波器裸芯片.利用FBAR一维Mason等效电路模型对谐振器进行设计,然后采用实际制作的谐振器模型形成阶梯型结构FBAR滤波器,利用ADS软件对FBAR滤波器裸芯片进行优化设计.仿真结果表明,FBAR滤波器裸芯片尺寸为1 mm×1 mm×0.4 mm,滤波器的中心频率为...     

高速∑-ΔDAC中插值滤波器的设计

基于ISO/IEC18000-6C协议设计了一种最高工作频率为48 MHz可用于UHF RFID系统的∑-ΔDAC的插值滤波器。该滤波器采用级联补偿滤波器、半带滤波器和级联积分梳状(CIC)滤波器的系统结构以降低设计复杂度。基于正则符号编码(CSD)技术将前两级滤波器中的乘法运算转化为移位相加以降低功耗和面积。同时,对CIC滤波器进行结构优化,进一步降低功耗。整个设计在MATLAB下完成系统仿真,并经过代码仿真、逻辑综合、布局布线等一系列数字流程。整个滤波器用标准0.18μm CMOS工艺实现,核心芯片面积小于0.52 mm2功耗约为5 mW。经仿真验证,满足性能要求。     

神经网络在毫米波E面滤波器设计中应用研究

本文采用神经网络对E面膜片进行建模,并将该模型替代滤波器设计过程中的分析程序.由于神经网络模型具有精度高、实时调用速度快等优点,因此本文所发展的E面滤波器设计方法具有设计精度高和速度快等优点.最后采用该方法设计了一个8mm E面滤波器,设计和实验结果表明该方法比较有效.     

应用于直接变频架构直播卫星调谐器中的具有宽调谐范围的连续时间低通滤波器

本文用0.35微米锗硅BiCMOS工艺设计了七阶巴特沃兹跨导电容低通滤波器及其片上自动调谐电路,该低通滤波器适用于采用直接变频架构的直播卫星调谐器。该滤波器的-3dB带宽截止频率具有从4MHz到40MHz的宽调谐范围。成功实现了一种新颖的片上自动调谐方案,用来调谐和锁定滤波器的-3dB带宽截止频率。测试结果表明,该滤波器具有-0.5dB的通带电压增益,+/- 5%的带宽精度,30nV/Hz1/2的等效输入噪声,-3dBVrms 通带电压三阶交调点,27dBVrms 阻带电压三阶交调点。I/Q正交两路滤波器及其调谐电路采用5V电源,在滤波器的-3dB带宽截止频率为20MHz的情况下,消耗电流13毫安,占用芯片面积0.5mm2。     

一种特殊的单片晶体滤波器模块

介绍了一种进口中频滤波器微电路模块.该中频微电路模块是中心频率为12.1 MHz,3 dB带宽240 kHz,体积仅35 mm×25 mm×5 mm的一种复合型宽带有源单片式晶体滤波器,其采用叉指结构对单片晶体滤波器的性能进行改善.通过实验证明叉指结构对单片晶体滤波器具有改善矩形系数,增加带外抑制和精密微调频率的作用.     

一种面向5G应用的交指型滤波器的小型化设计

针对5G无线通信毫米波频段的发展需求,设计了一款应用于K波段的交指型微机械滤波器。该滤波器采用抽头式输入、输出,通过上介质层的金属通孔将输入、输出信号引至最上层金属层,结合上、下介质层的空腔设计,有效地减小了滤波器的体积。双层封闭式结构,有效屏蔽了外部电磁环境对其内部结构的干扰。使用HFSS等软件对滤波器结构进行仿真与优化,最终达到指标要求:中心频率为25.875 GHz,带内插损小于2.5 dB,相对带宽为12.56%。滤波器的最终设计尺寸为5.098 mm×1.873 mm×0.827 mm,高端带外抑制好,实现了小型化设计。     

采用电容耦合式馈线的高温超导滤波器设计

为了获得结构紧凑的滤波器,在设计中采用了螺旋形谐振器和电容耦合式馈线结构.利用集总元件等效电路给出了谐振器与电容耦合式馈线组成的电路的谐振频率和有载Q值的表达式.提出了馈线为电容耦合式时的集总元件带通滤波器等效电路.并基于上述电路在MgO基片上设计和实际制作了一个高性能的高温超导微带线滤波器.该滤波器的中心频率为2542 MHz,相对带宽为0.6%,尺寸仅为10mm×15mm.测试结果表明滤波器的带内插损小于0.1 dB,反射损耗为40.0 dB,验证了该等效电路设计方法的有效性.     

一种高精度∑-ΔA/D转换器的数字滤波器设计

设计了一种用于高精度音频∑-ΔA/D转换器的数字滤波器.该滤波器由级联梳状滤波器(CIC)、补偿滤波器和半带滤波器组成.设计中采用了乘法器分时复用技术以减少电路面积.设计的滤波器可实现128/64两种抽取率,其性能可满足该∑-ΔA/D转换器的要求.     

附加传输零点的层叠式LTCC带通滤波器设计

利用Ansoft Designer和Ansoft Hfss软件,协同设计带有两个传输零点的LTCC层叠式带通滤波器.滤波器采用集总电容C和集总电感L实现,其尺寸20 mm×8 mm×1.2 mm.通过在各谐振单元之间引入耦合,滤波器在阻带低端和高端共产生两个传输零点,从而有效提高了滤波器带外衰减特性.实际测试表明滤波器通频带内插损小于2 dB,回波损耗大于20 dB,测试结果与仿真结果有很好的吻合.     

一种用于Σ-ΔADC的低功耗数字抽取滤波器

设计了一种适用于Σ-ΔADC(模数转换器)的低功耗数字抽取滤波器。该数字抽取滤波器采用三级结构实现,分别是CIC滤波器、补偿滤波器和半带滤波器。在设计中,运用Noble恒等式原理、多相分解技术和CSD编码技术,初步降低了滤波器的功耗;根据补偿滤波器和半带滤波器长度的奇偶性和系数的对称性,提出一种奇偶优化法再次优化滤波器结构,进一步降低了整个滤波器的功耗,从而实现低功耗的目的。本设计基于110 nm CMOS工艺,在10MHz采样频率、5 k Hz正弦输入信号频率和256倍降采样率的情况下进行仿真。后仿真结果表明,滤波器的信噪失真比(SNDR)为91.5 d B,无杂散动态范围(SFDR)为97.0 d B,有效位数(ENOB)达到14.91 bit。在1.5 V电源电压下,数字电路(带SPI)的面积约为0.31 mm×0.81 mm,总功耗仅为376μW。     

片上自动调谐的可编程有源RC滤波器

研制了一款可编程6阶巴特沃斯有源RC滤波器.为提高滤波器中运算放大器的增益带宽积,设计了一种新型的前馈补偿运算放大器.为消除工艺偏差和环境变化对截止频率的影响,设计了一种片上数字控制频率调谐电路,并采用TSMC 0.18 μm CMOS工艺进行了流片.滤波器采用低通滤波结构,测试结果表明,3 dB截止频率为1～32 MHz,步进1 MHz,带内增益0 dB,带内纹波0.8 dB,2倍带宽处带外抑制不小于24 dBc,5倍带宽处带外抑制不小于68 dBc,滤波器等效输入噪声为340 nV/√Hz@1MHz,调谐误差为±3％.滤波器裸芯片面积0.87 mm×1.05 mm.采用1.8V电源电压,滤波器整体功耗小于20 mW.     

一种2.4GHz正交输出频率综合器

介绍了一种用于bluetooth的基于0.35μm CMOS工艺的2.4GHz正交输出频率综合器的设计和实现.采用差分控制正交耦合压控振荡器实现I/Q信号的产生.为了降低应用成本,利用一个二阶环路滤波器以及一个单位增益跨导放大器来代替三阶环路滤波器.频率综合器的相位噪声为-106.15dBc/Hz@1MHz,带内相位噪声小于-70dBc/Hz,3.3V电源下频率综合器的功耗为13.5mA,芯片面积为1.3mm×0.8mm.     

基于GaAs PHEMT工艺的Ka波段三通道开关滤波器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款22～42 GHz的宽带三通道开关滤波器芯片。该开关滤波器由单刀三掷开关、带通滤波器、控制电路构成。开关采用场效应晶体管(FET)串并结合结构实现。带通滤波器采用梳状结构，一端加载金属-绝缘体-金属(MIM)电容实现。芯片集成了2∶4线译码器作为控制电路，实现通道的选择和切换。芯片尺寸为3.0 mm×2.4 mm×0.1 mm。测试结果表明，三个通道的插入损耗均小于8.5 dB,带内回波损耗均小于-10 dB,带外衰减均大于40 dB。该开关滤波器芯片具有插入损耗小、隔离度高、集成度高、阻带宽的特点。     

符合EPC C1G2标准的UHF RFID阅读器数字基带ASIC实现

为了实现UHF RFID单芯片阅读器,提出了一种UHF RFID阅读器数字基带的电路结构.该数字基带基于EPC Global Classl Gen2标准,对PIE编码、升余弦滤波器、希尔伯特滤波器、CRC5/16校验单元、FIR和IIR信道滤波器、采样电路、FM0译码、碰撞检测、控制单元等模块进行算法级、RTL级、网表级和物理级版图设计,后仿各项功能正确,符合系统要求.按照标准ASIC设计流程进行物理设计实现,并采用IBM 0.13 μm 8金属的RF数模混合工艺流片.设计的RFID数字基带系统约27万门,面积为3 mm×3 mm,可应用于单芯片RFID阅读器.