基于FPGA的三相电网故障环境下锁相技术分析

为使三相光伏并网逆变器在各种电网环境下准确、快速地锁定基波相位。利用三相锁相环基本结构,提出了一种在FPGA上的数字锁相环设计。通过流水线结构编写Verilog HDL硬件描述语言对dq坐标变换、PI控制器和数控振荡器在FPGA模块化实现锁相算法。并以FPGA为验证平台,分析了三相锁相环在电网故障环境中,即三相不平衡、频率突变、相位突变和电网谐波干扰等对三相锁相环技术分析得出误差。利用Matlab模拟电网故障Modelsim进行系统仿真,仿真结果验证了该锁相环能够快速准确地锁定电网基波相位,并对畸变电压具有较强的抑制作用。     

不平衡电网条件下三相VSR的建模与仿真

文章对不平衡电网条件下三相VSR进行分析与建模,得出采用开关函数描述的数学模型。为了利于控制系统设计,对三相静止坐标系下的数学模型进行坐标变换,得出两相同步旋转坐标系下的数学模型。针对不平衡电网条件下的三相VSR的功率分析与电流控制指令算法的设计,提出基于正负序同步旋转坐标系三维复空间瞬时功率。通过MATLAB2007a的Simulink仿真平台显示,陷波器能有效滤除不平衡电网电压中的负序分量,交流侧电流基本对称,并实现单位功率因数。仿真结果验证了所建模型的正确性。     

应用于非正常工况下的高功率ANPC逆变器研究

大功率情况下,有源中点箝位式(Active Neutral Point Clamped,ANPC)三电平逆变器因为其器件损耗均匀被广泛使用。然而,在实际情况下,电网电压通常会出现非正常的工况,如三相不平衡等。在这些非正常工况下,三相并网电流的控制尤为复杂。在此背景下,提出采用三相电网电压正序分量提取的方法应用于锁相环,能够准确提取三相电网电压的相位信息,从而保证三相并网电流的高性能控制。仿真和实验验证了所提方法的有效性。     

谐波和无功电流检测方法分析

谐波、无功和负序电流的准确与快速检测是决定配电网静止同步补偿器性能的关键因素之一。文章对p-q法、ip-iq法、改进ip-iq法的检测性能进行了理论和仿真分析,并在TMS320LF2407A实验系统中对它们进行了实验研究。结果表明,只有当三相电压对称无畸变时,p-q法才能准确检测谐波、无功和负序电流分量;不管电网电压是否对称畸变,改进的ip-iq法都能精确检测正序基波有功电流,但计算量大;即使电网电压不对称且畸变,ip-iq法也能准确检测谐波电流,而对谐波、无功和负序电流的检测精度取决于锁相环对正序基波电压相位的检测精度,但该法的计算量小,更易于数字化实现。     

三电平STATCOM不平衡条件下指令电流检测方法研究

本文针对三电平STATCOM在三相电网电压不平衡情况下,为了能够准确快速检测出负载电流的基波无功、负序以及谐波分量,提出了一种基于微分环节的改进指令电流检测方法,并对该检测方法在电网电压不平衡条件下的检测效果进行了仿真分析。     

非理想三相电网的特征信号提取

当三相电网电压发生畸变或不平衡时,并网系统存在诸多非理想特征信号,例如谐波和负序分量等.针对此类问题,文中提出了一种基于ISDFT的谐波与负序分量提取算法.该算法通过对SDFT传递函数进行重新设计,在保留良好的信号过滤特性同时提高了系统的响应速率,且具有较强的灵活性.实验结果表明,ISDFT能够快速、准确地提取特征谐波...     

新型软件锁相环的三相电压型PWM整流器的控制

在电网电压频率波动或者三相不平衡的情况下,硬件锁相很难检测到基波正序的相位。文中在结合PWM整流器空间矢量解耦控制算法的基础上,将软件锁相环技术应用在PWM整流器控制算法中,并用仿真和实验验证了该方案的可行性。实验结果表明,该算法解决电网电压频率波动及三相不平衡时相位同步等问题,并在工程上具有一定参考价值。     

一种2.4-GHz全集成双环路频率综合器的设计

根据不同锁相环频率综合器架构各自的优缺点,选择了双环路锁相环结构以获得低相位噪声和快速锁定时间。采用0.18μm CMOS工艺设计了一款2.4 GHz全集成双环路锁相环频率综合器,由主锁相环和参考锁相环环路构成。采用MATLAB和SpectreRF对锁相环系统的相位噪声、锁定时间进行了仿真,得到主锁相环输出频率为在2.4 GHz时,相位噪声为-120 dBc/Hz@1 MHz,功耗为10 mW,电源电压为1.8 V。频率范围为2.4 GHz至2.5 GHz,RMS相位误差为1°,锁定时间为5μs。     

电网不平衡时的三相PWM整流器控制策略

三相电网不平衡时,电压会存在负序分量。此时,如果对三相电压型PWM整流器采用普通的控制策略进行控制,会使其网侧电流含有大量的谐波,从而无法得到正弦输入电流。文章通过对三相电压型PWM整流器在电网不平衡情况下的建模,分析了网侧电流谐波产生的原因。在此基础上,采用了一种能使其网侧电流正弦化的控制策略,并进行了仿真验证。研究表明,该控制策略有良好的控制能力,可以使得交流侧电流达到正弦。     

基于三端口双向直流变换器的负序电流平衡方法的研究

本文提出一种基于三端口双向直流变换器的新型负序电流平衡方法及其拓扑,该方法通过三端口双向直流变换器实现了三相电网间的有功能量交换,能有效改善电网三相电流不平衡问题。本文分析了电路基本工作原理,提出了系统的三相负序平衡控制策略。仿真结果验证了本文提出控制策略的有效性以及负序电流平衡方法的可行性。在合适的控制策略下,本拓扑能同时实现对包括负序、无功和谐波电流在内的综合补偿。     

UPQC检测控制方法研究

介绍了一种综合型的电能质量补偿装置UPQC的功能和结构,分析了它的检测控制策略.并在此基础上,提出利用瞬时无功功率理论中的同步坐标变换来提取电网电压基波正序相位的检测方法,它简单易行,实时性好,避免了大量对三的相量计算,且无须相不对称且畸变电压进行锁相和滤波.并介绍了根据UPQC内部功率平衡来实现的串连和并联有源滤波器的综合控制方法.仿真结果验证了上述检测控制方法的正确性.     

锁相环在光伏发电系统中的应用

锁相环是光伏发电系统并网的重要环节。锁相环的主要作用是输入与输出信号的频率相等时,输入、输出电压保持固定的相位差值,即输出与输入电压的相位被锁定。文中从锁相环的概念入手,介绍了锁相环3部分的工作过程。在结合锁相芯片CD4046实现对采集电压信号频率及相位数据的锁定,并通过锁相和失锁的信号输入逆变器。当光伏发电系统中逆变器输出的电压相位、频率和幅值严重偏离正常并网值时,可报警输出开关量值,发出报警并通过隔离开关使电网分离。     

含负荷不平衡补偿的SVC复合控制方法研究

该文提出了一种通过加装带滤波器的静止无功补偿器（SVC）,使负序引起的不平衡功率和谐波功率流入SVC,最终达到平衡系统目的的方法;提出基于前馈-反馈复合控制的SVC不平衡负荷补偿方法,将电压闭环控制与三相不平衡控制相结合、功率因数闭环控制与三相不平衡控制相结合,以达到适应各种工况的需求。最后,该文在SVC相关理论研究的基础上搭建了仿真模型,仿真结果表明该文提出控制方法的正确性和可行性。     

Shunt hybrid active power filter under nonideal voltage based on fuzzy logic controller

In this paper, a synchronous reference frame (SRF) method based on a modified phase lock loop (PLL) circuit is developed for a three-phase four-wire shunt hybrid active power filter (APF). Its performance is analysed under unbalanced grid conditions. The dominant lower order harmonics as well as reactive power can be compensated by the passive elements, whereas the active part mitigates the remaining distortions and improves the power quality. As different control methods show contradictory performance, fuzzy logic controller is considered here for DC-link voltage regulation of the inverter. Extensive simulations of the proposed technique are carried out in a MATLAB-SIMULINK environment. A laboratory prototype has been built on dSPACE1104 platform to verify the feasibility of the suggested SHAPF controller. The simulation and experimental results validate the effectiveness of the proposed technique.     

The algorithm of expanded current synchronous detection for active power filters considering three-phase unbalanced power system

A new algorithm for three-phase active power filters is proposed, which is expanded current synchronous detection (ECSD) theory. It can detect the active or the fundamental reactive currents in each phase symmetrically and equally, based on the decomposition of the fundamental reactive component and the harmonics under unbalanced power condition. Nonlinear load is composed of a 2-hp three-phase squirrel-cage-type induction motor and motor drives (inverter). To prove the validity of the proposed ECSD algorithm, some experiments were performed in steady states and transient states under 15% unbalanced power system. A stand-alone-type TMS320C31 digital signal processor (60 MHz) board is employed to calculate and to decompose the power and the current components of nonlinear load. The experimental results show that the active and the fundamental reactive components detected by the proposed theory were balanced and equal in each phase despite an unbalanced power source.     

并联有源电力滤波器控制系统的设计与优化

针对三相三线系统和电网电压畸变及不对称的问题,研究了一种新型的三相锁相环的谐波检测方法。为了更好的减小跟踪误差,设计开发了一种模糊PI自适应控制器,通过在线整定也可以起到减小稳态误差的效果。研究内容基于并联有源电力滤波器(SAPF)的工作原理展开,该设计采用了基于DSP与FPGA的硬件设计以及双DSP的软件控制系统,通过搭建380V/150A的三相全桥结构SAPF实验装置,对控制策略的正确性和设计的有效性进行了验证。     

Analysis and Software Implementation of a Robust Synchronizing PLL Circuit Based on the pq Theory

This paper presents the analysis and software implementation of a robust synchronizing circuit, i.e., phase-locked loop (PLL) circuit, designed for use in the controller of active power line conditioners. The basic problem consists of designing a PLL circuit that can track accurately and continuously the positive-sequence component at the fundamental frequency and its phase angle even when the system voltage of the bus, to which the active power line conditioner is connected, is distorted and/or unbalanced. The fundamentals of the PLL circuit are discussed. It is shown that the PLL can fail in tracking the system voltage during startup under some adverse conditions. Moreover, it is shown that oscillations caused by the presence of subharmonics can be very critical and can pull the stable point of operation synchronized to that subharmonic frequency. Oscillations at the reference input are also discussed, and the solution of this problem is presented. Finally, experimental and simulation results are shown and compared     

L波段低相噪、快锁定频率合成器研制

小数分频（FNPLL）频率合成器是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低、快速锁定等优点。用ANALOGDE．VICES公司的最新的小数分频锁相环频率合成器芯片ADF4193,设计了一个L波段锁相环频率合成器。文章系统地阐述了ADF4193的组成、工作原理,使用ADISimPLL软件进行环路滤波器设计,通过仿真得到各种性能指标,并对仿真结果和改变参数避开杂散的方法进行了详细分析。通过测试,结果证明了ADF4193组成的频率合成器具有优良的性能。