注氟MOSFET电离辐射响应特性

对氢氧合成栅氧化后注F的MOSFET进行了γ射线辐照试验,分析了不同注F剂量的MOSFET电离辐射响应特性。结果表明,在1×10~(15)～1×10~(16)F/cm~2F注量范围内,注F能够明显抑制辐射感生氧化物电荷和界面态的增长,且F注量越高,抑制能力越强,F的注入能减少工艺过程所带来的氧化物电荷和界面态。用Si一F结键替代其它在辐射过程中易成为电荷陷阱的应力键模型对实验结果进行了讨论。可以预测,F在Si/SiO_2界面附近和SiO_2中的行为直接与MOS结构的辐射响应相对应,而F的行为依赖于注F工艺条件。     

注氟加固PMOSFET的电离辐射响应与时间退火效应

研究了注F加固PMOSFET的总剂量辐照响应特性和辐照后由氧化物电荷、界面态变化引起的阈电压漂移与时间、温度、偏置等退火条件的关系，发现一定退火条件下注F加固PMOSFET由于界面态密度、特别是氧化物电荷密度继续增加，使得电路在电高辐照后继续损伤，探讨了加速MOS器件电离辐照感生界面态生长的方法。     

退火工艺对注F MOSFET辐照特性的影响

比较了注F后900℃ N_2退火30分钟和950℃ N_2退火10分钟两种退火方式制作的P沟MOSFET和N沟MOSFET的电离辐照行为。结果发现,注F后900℃ N_2退火30分钟具有较强的抑制辐射感生氧化物电荷和界面态增长的能力。用退火工艺影响栅介质中缺陷的消除模型对实验结果进行了讨论。     

注F栅介持抗电离辐射损伤机理

对含Ｆ ＭＯＳ结构的抗电离辐射特性和机理进行了系统研究。其结果表明：Ｆ减少工艺过程引入栅介持的Ｅ　’中心缺陷和补偿Ｓｉ／ＳｉＯ２悬挂键的作用,将导致实始氧化物电荷和界面态密度的下降;栅ＳｉＯ２中的Ｆ主要以Ｆ离子和Ｓｉ－Ｆ结键的方式存在;含Ｆ栅介质中部分Ｓｉ－Ｆ键替换Ｓｉ－Ｏ应力键而使Ｓｉ／ＳｉＯ２界面应力得到释放,以及用较高键能的Ｓｉ－Ｆ键替换Ｓｉ－Ｈ弱键的有益作用是栅介质辐射敏感降低的根本原因;     

两种注F能量的栅介质电离辐射响应特性

对栅氧化后３０ｋｅＶ与４３ｋｅＶＦ离子注入的Ｐ沟ＭＯＳＦＥＴ进行了电离辐射响应特性的比较．结果发现，３０ｋｅＶ注Ｆ具有较强的抑制辐射感生氧化物电荷和界面态增长的能力．用３０ｋｅＶ注Ｆ具有较少注入缺陷的模型对实验结果进行了讨论．     

注F栅介质抗电离辐射损伤机理

对含 F MOS结构的抗电离辐射特性和机理进行了系统研究。其结果表明 :F减少工艺过程引入栅介质的 E’中心缺陷和补偿 Si/ Si O2 界面 Si悬挂键的作用 ,将导致初始氧化物电荷和界面态密度的下降 ;栅 Si O2 中的 F主要以 F离子和 Si- F结键的方式存在 ;含 F栅介质中部分 Si- F键替换 Si- O应力键而使 Si/ Si O2 界面应力得到释放 ,以及用较高键能的 Si- F键替换 Si- H弱键的有益作用是栅介质辐射敏感性降低的根本原因 ;含 F CMOS电路辐射感生漏电流得到抑制的主要原因是场氧介质中氧化物电荷的增长受到了明显抑制。     

两种不同工艺CMOS运算放大器的电离辐照响应特性

研究了干氧和氢氧合成两种不同工艺 CMOS运算放大器电路的电离辐照响应特征和变化规律。结果显示 ,虽然对单管特性而言 ,干氧工艺具有较强的抑制辐射感生氧化物电荷和界面态增长的能力 ,但由于在辐照过程中氧化物电荷的形成改变了电路的对称性 ,因而对电路造成比氢氧合成工艺更大的损伤。表明 ,适当的界面态的引入 ,有利于增加负载电流镜的饱和工作范围 ,从而降低电路的辐射敏感性。     

掺HCl栅氧化对MOS结构电特性的影响

研究了栅氧化时掺ＨＣｌ的硅栅ＭＯＳＦＥＴ的ＤＤＳ－ＶＧＳ特性、阈电压和界面态．结果发现，ＨＣｌ掺入栅介质，可使ＩＤＳ－ＶＧＳ曲线正向漂移，ＰＭＯＳＦＥＴ阈电压绝对值减小，ＮＭＯＳＦＥＴ阈电压增大，Ｓｉ／ＳｉＯ２界面态密度下降。采用氯的负电中心和Ｓｉ／ＳｉＯ２界面硅悬挂键的键合模型对实验结果进行了解释。     

不同结构CMOS运算放大器电路的电离辐射效应

介绍了在相同工艺条件下,N沟和P沟输入两种不同结构CMOS运算放大器电路的电离辐照响应规律及各子电路对电特性的影响情况.结果表明:由辐照感生的氧化物电荷引起的N沟镜像负载的不对称是导致P沟输入运放电特性衰降的主要机制;而由氧化物电荷和界面态引起的N沟差分对的漏电增大则是造成N沟输入运放电路性能变差的主要原因.     

不同结构CMOS运算放大器电路的电离辐射效应

介绍了在相同工艺条件下 ,N沟和 P沟输入两种不同结构 CMOS运算放大器电路的电离辐照响应规律及各子电路对电特性的影响情况 .结果表明 :由辐照感生的氧化物电荷引起的N沟镜像负载的不对称是导致 P沟输入运放电特性衰降的主要机制 ;而由氧化物电荷和界面态引起的 N沟差分对的漏电增大则是造成 N沟输入运放电路性能变差的主要原因     

MOS结构辐照陷阱消长研究的快速I—V技术

建立了一套用于MOS结构辐照陷阱消长规律研究的快速I－V在线测试系统，用此系统可进行自动加偏和Ids－Vgs亚阈曲线测试，从而可快速定性定量地获得辐照和退火环境中氧化物电荷和Si／SiO_2界面态随辐照剂量、时间、偏置等的依赖关系。快速I－V测试系统最高可以达到1次／秒的Ids－Vgs测量速度。用此系统研究了PMOSFET5×10~3Gy（Si）总剂量辐照后100℃恒温退火下，辐照陷阱的消长规律和机制。