高性能BiCMOS制造技术及I/O电路优化

本文报导一套先进的ＢｉＣＭＯＳ集成电路制造技术，建立在ＣＭＯＳ工艺基础上的ＢｉＣＭＯＳ制造工艺，增加了双埋层，２．５微米本征外延层，双阱，基区，多晶硅发射区，深集电区和平坦化双层金属布线等工艺技术。器件性能测试和扫描电镜检查结果表明，双极器件和ＭＯＳ器件性能优良，ＢｉＣＭＯＳ器件的抗锁定性能比ＣＭＯＳ器件提高了一个数量级。     

I2C I/O电路设计

符合标准的电气参数实现是设计的主要问题,详细阐述了一些关键参数的实现方式,如输人高低电平、输出下降时间。为适应多电压的工作环境,电路采用了一些特殊结构如采用电平转换单元和内部低电压电路互联、采用电压保护结构使电路同时支持3．3V和5V总线电压。该电电路采用常见的双电压(1．8V／3．3V)0．18pm工艺实现。仿真结果表明完全符合飞利浦公司的快速型12C总线(FAST-MODE)的电气标准。     

ESD技术沿着IC内核的小型化方向压缩I/O尺寸

自0.5μm CMOS工艺问世以来,I/O的尺寸基本上没有发生什么变化。目前,通过采用紧凑型的静电放电(ESD)设计技术,I/O可以与IC内核一道被压缩。 输入-输出晶体管是实现IC内核内部的小信号(以μA计)与电子子系统     

CMOS电路芯片ESD保护电路设计技术的发展

本文简要地回顾了ＣＭＯＳ电路芯片上ＥＳＤ保护电路设计技术发展概况，给出了在中小规模、大规模及超大规模各阶段的ＣＭＯＳ电路芯片上ＥＳＤ保护电路的主流技术，双寄生的ＳＣＲ结构ＶＬＳＩ ＣＭＯＳ芯片上ＥＳＤ保护电路的最新设计技术，就其ＥＳＤ保护原理、设计技术及取得的成果做了较详细分析和探讨。对于研制高密度、高速度的ＶＬＳＩ ＣＭＯＳ电路。开展高ＥＳＤ失效阈值电压，小几何尺寸及低ＲＣ延迟时间常数保护电路的     

CMOS工艺多功能数字芯片的输出缓冲电路设计

为了提高数字集成电路芯片的驱动能力,采用优化比例因子的等比缓冲器链方法,通过Hspice软件仿真和版图设计测试．提出了一种基于CSMC2P2M0．6μmCMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计,整体电路采用Hspice和CSMC2P2M的0．6μmCMOS工艺的工艺库（06mixddct02v24）仿真,基于CSMC2P2M0．6μmCMOS工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1mm×1mm,并参与MPW（多项目晶圆）计划流片。流片测试结果表明,在输出负载很大时,本设计能提供足够的驱动电流,同时延迟时间短、并占用版图面积小。     

应用于抗辐照FPGA的多标准I/O电路设计

针对工业控制、航空航天等多种复杂的电磁辐射环境中对大规模FPGA器件及高速数据传输的迫切需求,设计了一种可应用于抗辐照FPGA的多标准I/O电路。该I/O电路中输入/输出寄存器均采用三模冗余(TMR)技术进行了抗辐照加固,能够支持14种电平标准,实现宽电压范围调节。该抗辐照FPGA抗单粒子翻转(SEU)大于37 MeV·cm2/mg。仿真及测试结果表明,该I/O电路满足设计要求。     

基于CMOS多功能数字芯片的ESD保护电路设计

基于CSMC 2P2M 0.6 μm CMOS工艺设计了一种ESD保护电路。整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1 mm×1 mm,参与MPW(多项目晶圆)计划流片,流片测试结果表明,芯片满足设计目标。     

实用I／O地址译码电路设计

分析了PC总线的I／O地址译码电路的电路形式，给出了分别以8位比较器、局部译码器、多输入与非门、可编程器件GAL16V8为核心的几种译码电路的具体电路和设计方法。     

神经元芯片的并口I/O对象及其应用

Lonworks技术的核心是神经元芯片 ,文中详细描述了神经元芯片TMPN3150应用模式中的一种———并行口I/O模式 ,给出了基于该并行口I/O模式开发Lonworks协议与RS-232标准转换的互连适配器的设计方案     

可编程并行I/O接口芯片8255A

<正> 一个微型计算机系统的构成必须包括接口电路,因为CPU要通过接口电路与外围设备如键盘、打印机、显示器等相连接。并行输入/输出(I/O)接口是计算机与外部交换信息的主要通道,也是进行系统扩展所必需的。并行输入/输出接口的最基本的特点是在多根数据线上以字节(字)为单位与I/O设备或被控对象传送信息。打印机接口,A/D、D/A转换接口,控设备接口等都是并行I/O接口。与此对应的有串行接口,它一根线上以数据位为单位与I/O设备或通信设备传送信,CRT、调制解调器接口等属于串行I/O接口。因此,并行口的“并行”含义不是指接口与系统总线一侧的并行数据线,而是指接口与I/O设备或被控对象一侧的并行数据线。并行口适应用于近距离传送的场合。由于各种I/O设备和被控对象多是与并行数据线相接的,因此用并行口来组成应用系统很方便。     

IC中的输入/输出电路设计

任何一种设计技术、版图结构都需要输入/输出单元。不论是门阵列结构、还是标准单元结构,现代设计理论提倡将IC的内部结构和外部信号接口分开设计,承担输入、输出信号接口的I/O单元就不再仅是焊盘,而是具有一定功能的功能块。这些功能块担负对外的驱动、内外的隔离、输入保护或其他接口功能。详细介绍了3种输入/输出电路的性能、原理和结构,并在此基础上提出了进行I/O电路设计的一般准则。     

基于STNMOS的混合电压I／O接口ESD保护

混合电压I／O接口的静电放电（electrostaticdischarge,ESD）保护设计是小线宽工艺中片上系统（SoC）设计的主要挑战之一。混合电压I／O接口的片上ESD保护既要避免栅氧可靠性问题,又要防止不期望的泄漏电流路径产生。这篇论文讨论了基于堆叠NMOS（Stacked—NMOS,STNMOS）的混合电压I／O接口的ESD保护设计构思和电路实现,通过不同ESD保护设计方案的比较,提出了一个最有效的保护方案。     

稳定占空比高速SSTL_2 I/O缓冲器的实现

应对时钟上升沿和下降沿均采集数据的芯片间高速接口,提出了一种输出占空比在50%左右、偏差范围±5%的支持SSTL_2标准的I/O缓冲器.利用互补有源电流镜差动对,实现在不同温度和工艺角下输出信号稳定的占空比偏差范围的输入接收器.为了验证电路实际工作性能,测试芯片在SMIC 0.18 μm 1P6M混合信号工艺下流片.测试结果显示,333 MHz时,输出占空比为47%;200 MHz时,输出占空比为48%;与已报道的支持SSTL_2标准的接收器相比,工作在333 MHz时,输出占空比仍保持在45%到55%间,偏差范围减小约72%.     

基于STD总线的多路数字I/O设计

随着人们生活水平的日益提高,工业控制的对象数量也与日俱增,对I/O模块的开发需进一步加强。为了满足工业控制方面的I/O数量多,操作方便,使用灵活,可靠性高等方面的较高要求,实现了一种基于STD总线,以工业控制计算机为主控制器,应用Xilinx公司的CPLD开发平台,面向工业控制的多路数字I/O设计。工业控制计算机通过多路数字I/O板,实现了多达128位I/O被控对象的读、写控制,并且速度快、性能稳,能够充分满足工业控制的要求。     

ESD Protection Design With On-Chip ESD Bus and High-Voltage-Tolerant ESD Clamp Circuit for Mixed-Voltage I/O Buffers

Considering gate-oxide reliability, a new electrostatic discharge (ESD) protection scheme with an on-chip ESD bus (ESD_BUS) and a high-voltage-tolerant ESD clamp circuit for 1.2/2.5 V mixed-voltage I/O interfaces is proposed. The devices used in the high-voltage-tolerant ESD clamp circuit are all 1.2 V low-voltage N- and P-type MOS devices that can be safely operated under the 2.5-V bias conditions without suffering from the gate-oxide reliability issue. The four-mode (positive-to-V_SS, negative-to-V_SS, positive-to-V_DD, and negative-to-V_DD) ESD stresses on the mixed-voltage I/O pad and pin-to-pin ESD stresses can be effectively discharged by the proposed ESD protection scheme. The experimental results verified in a 0.13-mum CMOS process have confirmed that the proposed new ESD protection scheme has high human-body model (HBM) and machine-model (MM) ESD robustness with a fast turn-on speed. The proposed new ESD protection scheme, which is designed with only low- voltage devices, is an excellent and cost-efficient solution to protect mixed-voltage I/O interfaces.     

分布式I／O资源虚拟化技术的研究

提出一种可有效整合和使用分布式I/O资源的新方案.该方案实现于操作系统和系统硬件之间,主要采用最新的硬件虚拟化技术,将分布于多主机的I/O资源进行虚拟化和整合,为上层客户操作系统构建一个全局虚拟I/O空间,实现客户操作系统对分布式I/O资源的全局管理和使用.该方案实现于系统软件层,性能较高、实现成本低,并且客户操作系统无需做任何修改.     

新型薄栅氧混合电压I/O缓冲器

This paper presents a novel mixed-voltage I/O buffer without an extra dual-oxide CMOS process.This mixed-voltage I/O buffer with a simplified circuit scheme can overcome the problems of leakage current and gateoxide reliability that the conventional CMOS I/O buffer has.The design is realized in a 0.13-μm CMOS process and the simulation results show a good performance increased by ～34% with respect to the product of power consumption and speed.     

Novel mixed-voltage I/O buffer with thin-oxide CMOS transistors

S I/O buffer has. The design is realized in a 0.13-μm CMOS process and the simulation results show a good performance increased by～34% with respect to the product of power consumption and speed.