基于FPGA的视频图像采集及监控系统设计

本文介绍了一种采用FPGA实现视频图像采集与处理的技术.并对视频系统的四个主要组成部分--视频图像采集、存储、监视处理算法和视频显示输出进行了较为详细的讨论.系统采用了IP核模块的设计方法.主要用VHDL语言进行逻辑设计,运用了软硬件协同设计技术.实验结果表明,该系统充分发挥了FPGA器件的并行特性,显著提高了图像处理速度.并运用基于聚类的视频图像目标识别算法,较好地实现了动态图像的实时监视、识别和报警.     

SoC FPGA的视觉算法加速系统设计

提出一种基于Altera SoC FPGA进行硬件加速的方案,该方案为运行在ARM端Linux系统的视觉算法利用FPGA进行加速提供传输通道.首先把ARM端的图像数据传输到FPGA部分的SDRAM中,接着控制FPGA相关IP核读取SDRAM中的数据,然后视觉算法IP核接收图像数据并对其进行加速处理,最后把处理后的图像数据通过特定的IP核传回Linux系统.实验验证了该方案的可行性、可靠性和加速性能.     

基于DSP和FPGA的实时图像采集处理系统的设计

针对目前对图像采集处理系统的高速性和便携性的要求,设计了一套基于DSP、FPGA和ARM9的实时图像采集处理系统.该系统主要利用FPGA的SoPC系统定制NiosⅡ软核处理器及相关外设IP核来完成图像数据的采集和存储.DSP通过EMIF接口和EDMA接口完成数据的搬移和图像处理的算法.ARM作为主机,通过HPI接口与DSP进行数据通信.结果表明,该平台工作性能稳定,处理能力强,能完成算法的数据处理并对数据实时显示,适用于自动循迹、模式识别等高速数据采集的应用场合.     

基于FPGA的高清视频采集与显示系统设计

介绍了一种基于FPGA的视频采集与显示系统的设计.系统以FPGA为核心,配合高分辨率CCD图像传感器、ADC模数转换、视频编码器等,实现了高清视频实时采集与显示.详细阐述了色彩插值与色彩空间转换算法和BURST传输的FPGA硬件实现.测试表明,该系统运行良好,能够满足高清视频实时监控要求.     

基于Mailbox的图像误差扩散并行算法的SoPC实现

介绍了一种图像误差扩散并行算法的原理,在 Altera 公司的 Cyclone Ⅱ系列 FPGA 上利用NIOS Ⅱ软核处理器搭建了一个以 Mailbox 为基础的 SoPC 系统,并在这个多核系统上实现了图像误差扩散并行算法,提高了图像误差扩散算法对图像数据的处理速度,优化了系统的性能。     

基于FPGA的视频图像旋转硬件加速器的设计与实现

设计了一种基于FPGA的视频图像旋转系统.在Nios环境下利用图像旋转矩阵对像素坐标进行旋转变换,再使用双线性插值算法对像素值进行插值运算.为了解决图像数据量大、软件计算速度慢的问题,系统采用了CORDIC算法对旋转矩阵中的三角函数计算进行硬件加速实现,并以自定义指令的方式将该模块导入Nios Ⅱ CPU核的ALU上.结果表明:采用此方法大大提高了旋转速度,提升了系统的性能.     

基于千兆以太网的高清电子警察取证系统设计

利用高清CCD图像传感器,结合FPGA并行处理、灵活性高等特点,设计一种基于千兆以太网的电子警察取证系统。系统采用200万像素高清CCD采集图像数据,并使用FPGA对图像数据进行格式转换、校正以及千兆以太网数据打包以实现高清真彩图像的快速处理与高速传输。有效地解决了传统取证系统由于画面质量差而造成违章证据不充分所带来的执法纠纷。     

基于FPGA的指纹识别系统的设计与实现

为了提高指纹识别系统的实时性和处理速度,设计和实现了一种基于FPGA的嵌入式指纹识别系统。该系统采用处理器结合自定义硬件逻辑的方法,以下载到FPGA的MICOBLAZE嵌入式软核为系统控制模块,运用FPGA路基单元实现指纹图像的处理。在设计中,指纹图像处理的算法通过SG(System Generator)软件设计,采用Matlab语言和Verilog语音混合编写的方式实现专用的处理模块,较大地提高了系统的处理速度。     

单片FPGA的小型非制冷红外机芯设计

针对传统的基于数字信号处理器(DSP)+现场可编程门阵列(FPGA)的非制冷红外机芯平台存在体积大、功耗大、实时性差、系统集成度低等不足,提出了一种基于单片FPGA的小型化非制冷红外机芯平台设计.针对25μm非制冷红外探测器,为满足小型化、低功耗要求,平台在采用先进的FPGA处理器和DDR3存储器技术的同时,将硬件逻辑算法与NIOS Ⅱ软核相结合,完成对红外探测器的时序驱动、温度控制、图像的非均匀性处理、图像增强以及各种人机接口控制.实验结果表明:该系统成像质量较高,系统功耗小于2W,系统延时小于0.5ms,系统具有较强的可拓展性.     

FPGA的高速多通道数据采集控制器IP核设计

介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件（ADS8364）,针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。