Double-precision Dual Mode Logic carry-save multiplier

In this paper, a double-precision carry-save adder (CSA)-based array multiplier is designed using the Dual Mode Logic (DML) approach in a commercial 65-nm low-power CMOS technology. DML typically allows on-the-fly controllable switching at the gate level between static and dynamic operation modes. The proposed multiplier exploits this unique ability of DML to efficiently trade performance and energy consumption when considering on-demand double-precision (8 × 8-bit or 16 × 16-bit) operations. This occurs in the DML multiplier working in a mixed operation mode, i.e., by employing the static and dynamic mode for lower and higher precision operations, respectively. In fact, the use of the dynamic mode for higher precision operations ensures higher performance as compared to the standard CMOS circuit (16% gain on average) at the cost of higher energy consumption. Such energy penalty is counterbalanced at lower precision operations where the static mode is enabled in the DML circuit. Overall, the adoption of the mixed operation mode in the proposed DML multiplier proves to be beneficial to achieve a better performance/energy trade-off with respect to the standard CMOS implementation and to the case when using either the static or the dynamic mode for both operations at the two different precisions. When compared to its CMOS counterpart, our DML design operating in the mixed mode exhibits an average improvement of 15% in terms of energy-delay product (EDP) under wide-range supply voltage scaling. Such benefit is maintained over process-voltage-temperature (PVT) variations.     

超大规模集成电路中互连结构的逻辑模型

本文首次提出一种新观点，超大规模集成电路中互连结构的等效模型应具有层次性，对于底层的电路设计，应将互加看作一种具有分布参数的多端口网络，而对于高层次的模块设计，则应将互连看作一种逻辑元件，基于这种观点，本文提出了一种表格型的逻辑模型，它可以将互连产生的三种主要负效应：串扰、延迟和信号变形人武部考虑在内。     

CMOS数字电路功耗分析及其应用

讨论了有关ＣＭＯＳ数字电路的功耗分析和低功耗逻辑综合的一些方法。研究了信号的翻转概率与信号概率之间的关系，并由此得到信号翻转次数的表达式。然后讨论了使平均功耗最优的组合逻辑电路优化中的一些方法，最后，提出了两个用于低功耗逻辑综合的基本定理。     

基于阈值逻辑的逻辑函数综合算法研究

阈值逻辑门由于具有强大的逻辑功能且独自构成完备集而备受关注。为了设计以阈值逻辑门为单元结构的电路,该文首先分析了谱技术与阈值函数的关系,并通过零次、一次谱系数计算阈值函数的权值和阈值。对于非阈值函数,该文提出了新的逻辑函数综合算法,可以将任意非阈值函数转化为几个阈值函数和的形式。因此,使用一个或多个阈值逻辑门组成的网络可以实现任意布尔逻辑函数。该算法为共振隧穿二极管的电路设计提供一种新方法。     

具有低量子代价的快速可逆逻辑综合方法研究

可逆逻辑是最子计算、低功耗设计和纳米技术领域的关键技术。目前可逆逻辑电路的综合方法效率较低、未能达到区域优化,所以,这些方法仪通用于小璎电路的综合。该文提出了一种基于Davio分解式的综合方法,该方法将逻辑函数转换成对应的正Davio决策图,然后通过对每个图节点模版匹配,最终生成可逆逻辑电路。此方法综合速度快,便于优化,适用于大型电路的综合。     

低功耗双边沿触发器的逻辑设计

本文从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出双边沿触发器的设计思想与基于与非门的逻辑设计．用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能,能够正常地应用于时序电路的设计,并且由于时钟工作频率减半而导致系统功耗的明显降低．     

Incremental Design Debugging in a Logic Synthesis Environment

In today’s complex and challenging VLSI design process, multiple logic errors may occur due to the human factor and bugs in CAD tools. The designer often faces the challenge of correcting an erroneous design implementation. This study describes a simulation-based logic debugging solution for combinational circuits corrupted with multiple design errors. Unlike other simulation-based techniques that identify all errors at once, the proposed method works incrementally. At each iteration of incremental debugging, a single candidate location is rectified with linear time algorithms. This is done so that the functionality of the erroneous design gradually matches the correct one. A number of theorems, heuristics and data structures help identify a single candidate solution at each iteration and they also guide the search in the large solution space. Experiments on benchmark circuits confirm the effectiveness of incremental logic debugging.     

一种新型低噪声电流控制逻辑的分析与设计

本文绘出了一种新型电流控制逻辑的电路结构和工作原理，并由此提出了该逻辑的优化设计方法。通过采用恒定工作电流和限制电路的输出逻辑摆幅，电流控制逻辑能避免静态CMOS电路工作时引入的瞬态开关噪声电流。理论分析和电路模拟结果都表明，和静态CMOS电路相比，电流控制逻辑的峰值开关电流下降了近两个数量级．该逻辑可应用在高性能的模／数混合集成电路中。     

一种新的计算机辅助逻辑设计算法--参数启发式扩展算法

提出了数字电路组合逻辑设计的一种算法。该算法是直接求取函数无冗余覆盖的算法,参数选择原则较为稳定,全过程以最终减少未被算法的最小项数目和降低蕴涵项造价为宗旨,比现有的求解函数覆盖问题的算法更为优越。     

VHDL语言在数字系统设计中的应用

在电子设计自动化领域内，用硬件描述语言ＶＨＤＬ和逻辑综合方法是目前最先进的ＣＡＤ手段之一。笔者通过数字大规模集成电路的设计过程介绍ＶＨＤＬ的文件组织、用ＶＨＤＬ对数字系统的分层设计和综合策略。     

基于阈门网络的逻辑综合问题研究

我们在对阈门网络进行研究的基础上，给出了二级逻辑电路最小化技术应用的一个二级阈门网络综合算法-TLLS。算法通过了Benchmark二级逻辑函数例题的测试。当算法只限定到典型的逻辑门电路时，获得比较好的最小化效果。     

低成本双轴加速度计ADXL210E及其应用

ADXL210E是美国ADI公司推出的低功耗、低成本、功能完善的具有数字和模拟输出的双轴加速度测量系统,加速度测量范围为±10g。本文主要介绍了ADXL210E的主要特点、工作原理及应用设计。     

适合光学实现的数字逻辑表示及其基本算法（Ⅰ）

讨论了适合光学实现的数值逻辑表示及其基本算法，为研究和设计光计算机各种算术运算部件提供了理论和数学体系。     

一种8b RISC微处理器的综合

近年来，随着微电子技术的飞速发展，微处理器以其突出优点广泛应用于各个领域。微处理器IP核的设计也随之成为业界关注的焦点。综合是进行微处理器IP核设计的一个重要步骤。本文介绍一种8b RISC微处理器的综合过程，着重论速ROM，RAM模块的综合方法及与其他模块的接口问题。所使用的软件为Synopsys Design Analyzer以及AVanti!的Rapidcompiler，综合库是中芯国际0．35μm的综合库。综合出的网表已通过门级验证。     

模式可选的新型能量回收电路

基于绝热计算原理的能量回收电路是克服数字电路功耗CV2壁垒的有效途径.提出了一种MOCAL (Mode Optional CAL)电路,在CAL的基础上增加了对电路工作模式的控制,从而弥补了大部分传统绝热电路的缺陷,可以直接用来替换CMOS电路中的相应部分,降低了功耗,并节省了芯片面积.采用MOCAL结构,经过HSPICE验证,并且与CAL反相器链的功耗进行了比较.结果显示,在20 MHz频率下,MOCAL反相器链的功耗损失仅为CAL的23%,证明了设计的有效性.     

一种低待机功耗开关电源充电器的设计

简要介绍了安森美半导体(ONSEMI)公司开发的一款可变关断时间开关电源控制器NCP1215的主要特点和内部结构，给出了选用NCP1215控制器设计的一种极低待机功耗的开关电源充电器的实际电路。     

基于标准单元库的多级函数分解

本文提出在ASIC综合技术中基于标准单元库的多级逻辑函数分解技术。分解过程利用单元库函数真值矩阵及各分解部分用标准单元实现的难易程度、逻辑级数来评价、引导分解得到的多级逻辑易于用标准单元组合实现。使用的标准单元类型具有较大程度的相似性,有利于基于标准单元布局布线软件进一步减少芯片面积。     

采用异步电路的低功耗微控制器的VLSI设计与实现

介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,在 CHARTERED0 .6 μm的工艺条件下 ,平均功耗只有 PIC16 C6 1的 16 % .     

结构化风格在逻辑模拟中的应用

本文论述了结构化设计思想在逻辑模拟中的应用，并用结构化设计思想对模拟对象进行层次划分，并用实际模拟过程作进一步论证。在本文的结尾做了理论性的总结。     

截止波导理论中的波型耦合问题

本文从理论上证明:当截止波导口上纵向磁场不为零时,磁波将导致波型耦合,这种耦合还将随着截止波导长度的改变而周期变化.从而解释了截止波导或截止波导滤波器存在有限工作频率范围的原因.为了消除或减弱截止波导的波型耦合,需要对截止波导进行特殊的设计.