BCH码的一种新的译码方法

本文对BCH码提出了一种新的代数译码算法,它与传统的Peterson-Gorenstein-Zierler译码及其各种改进方法(如Berlekamp-Massey迭代译码)相比,具有译码速度快、硬件实现复杂度低等优点。该新的译码方法已成功地在一个为光盘存贮系统设计的纠错编译码器中得以实现。     

一种BCH码的软件译码的实现

介绍了BCH码及其译码的一般方法。重点讨论了BCH码的一个特例BCH(31,21)码,给出了其软件译码的方法。     

BCH译码器并行钱式搜索电路的优化及实现

为了提高数据处理效率,BCH编译码电路都采用并行结构,但是并行结构大幅度增大电路的面积消耗及逻辑延迟。对并行钱氏搜索中占主要资源的单变量乘法器进行优化。仿真综合结构表明,BCH码(16 459,16 384,5)在此简化乘法器的基础上,其并行结构电路在面积资源的优化率可达81.9%,关键路径延迟的优化率可达66.4%。     

BCH译码器中并行钱式搜索电路的优化及实现

BCH纠错码是目前最为常用的信道编解码之一,我国数字电视地面标准DTMB中采用缩短的BCH码作为向前纠错的外码。为了提高数据处理效率,BCH编译码电路都采用并行结构。但是并行结构大幅度增大电路的面积消耗及逻辑延迟。本文对并行钱氏搜索中占主要资源的单变量乘法器进行优化。仿真综合结构表明,BCH码（16459,16384;5）在此简化乘法器的基础上,并行结构电路在面积资源的优化率可达81.9%,关键路径延迟的优化率可达66.4%。     

一种改进的Turbo乘积码译码算法

针对Turbo乘积码(TPC)译码复杂度高、运算量大的缺点,分析了一种改进的TPC译码算法。该算法以Chase迭代算法为基础,通过对错误图样重新排序产生新的测试序列,其伴随式可从前次伴随式的基础上修正一位得到,大大简化了计算步骤。在AWGN信道下对新算法进行了Matlab仿真,结果表明,改进的算法在保持译码性能基本不变的前提下,提高了译码速度,降低了译码复杂度。     

DVB-S2中BCH译码器的硬件设计

DVB-S2是新一代数字卫星广播标准,标准采用了新的调制与编码技术,在一定的复杂程度下取得最大的信道容量与较好的系统可扩展性。其中编码方式采用了由BCH与LDPC级联的前向纠错系统,使系统性能接近香农限,但长二进制BCH码,也极大地增加了译码器硬件实现难度。针对标准中BCH码的特殊性,通过对长BCH码优化方法的研究与讨论,提出实现该译码器简单有效的FPGA硬件结构,在满足速度要求的前提下尽量减小面积。     

一种新的终止LDPC迭代译码算法

在传统的卫星广播系统中,信道纠错通常采用BCH码级联LDPC码的方案以达到良好的误码率性能,例如DVB-S2系统。作为内码的LDPC码通常采用迭代译码,且迭代次数较高才能实现比较好的系统性能。借助BCH级联LDPC的结构,文中提出了将BCH检错嵌套进LDPC每一次迭代译码过程中的新的迭代译码结构。仿真结果表明,新算法以较低的BCH码检错运算复杂度换取了LDPC码迭代次数的明显下降,从而极大降低了迭代译码总体复杂度和译码时延,且整体纠错性能与原始LDPC译码后BCH纠错的算法相比基本保持不变。     

一种用于卫星通信的高速并行Turbo译码方法

针对传统Turbo码译码延时较大的缺点,分析研究了一种基于分块译码和状态消息传递的Turbo码高速并行译码方法。仿真表明,该方法在码长为2K比特,并行窗口数为W(W=2,4,8,16)的情况下,与传统的Log-MAP译码方法相比性能损失很小,而译码延时可降至常规方法的1/W,且没有额外的计算量增加,适合用于高速卫星通信系统中。     

Golay码的一种新译码算法

本文提出(24,12)扩展Golay码的一种新的译码算法,并证明其实现了最大似然译码。与现有的译码算法比较,本文的译码法有许多优越之处。同时它还可以推广到其它具有良好代数构造的分组码的译码。     

闪存BCH译码器并行钱搜索的研究与改进

钱搜索是与非型闪速(NAND flash)存储器中BCH译 码器的重要组成部分,并行钱搜索延迟较小并可高速运行,但过高的复杂度制约了其的应用 。为了降低并行钱搜索的复杂度,提 出一种并行钱搜索的改进和优化方法。首先对传统并行钱搜索以及有关文献进行了分析和研 究;然后对公共子表达式的搜索范 围进行了扩展,并合并了相关计算;最后对迭代匹配算法进行了改进,提出一种基于二维搜 索的改进迭代匹配算法。实验结果 表明,本文方法取得了较好的优化效果,有效地降低了并行钱搜索的复杂度;在对BCH(2047,1926,1)的 32bit并行钱搜索 优化后,与传统并行钱搜索以及有关文献的两种并行钱搜索相比,本文方法的 优化率分别达 到了85.4%、38.7%和29.2%,并可以更好地适应不同并行度和不同纠错能力的并行钱搜索结构。     

一种BCH码编译码器的设计与实现

二元BCH码具有良好的代数结构和纠错能力,是应用最为广泛的码类之一。在此介绍了BCH（255,223）的编译码算法和硬件实现方法,针对二元BCH码提出了一种适合硬件模块化设计的BM迭代译码算法,并基于Xilinx公司的xc5vlx110t实现了BCH（255,223）纠错编译码。仿真结果表明,采用此方法实现的编译码器具有速度快、构造简单、性能稳定以及结构灵活的优点。目前该编译码器已成功用于某数字电台系统中。     

并行BCH伴随式计算电路的优化

随着通信系统的速率越来越高,对BCH译码器吞吐量的要求也不断提高。由于BCH码是串行的处理数据,在吞吐量大的应用时一般需要并行处理,但这会导致电路的复杂度显著增加。本文主要研究并行伴随式计算电路的优化。通过合并输入端的常量乘法器,得到改进的并行伴随式结构。该结构克服了传统方法只能对局部的乘法器进行优化的缺点,可以对全部乘法器进行优化,从而有效的减少逻辑资源。实验结果表明,对于并行度为64的BCH(2040,1952)译码器,本文的优化结构可以节省67%的逻辑资源,而且在并行度、纠错能力和码长变化时,仍然可以获得较好的优化结果。      

视频字符叠加器

文章介绍了实现在电视信号上叠加字符的方法，并具体给出了一个实际用于水井电视检修的视频字符叠加器的软硬件。     

一种BCH(31,21)快速编译码算法及其VLSI实现

提出了一种快速的BCH(31，21)编／译码算法，并用Verilog HDL实现。所设计的算法经Synopsys工具综合后，采用台湾联华微电子(UMC)的0．25μm工艺完成芯片加工，实现了VLSI验证。     

甚低频通信系统的差错控制方案及其性能仿真

由于大气中的雷电脉冲噪声的严重影响,当传送可靠性要求极高的数据信息时,现行甚低频通信系统难以满足要求。为了有效克服大气噪声的影响,提高甚低频通信系统的可靠性,在考虑了便于系统升级改造等因素的基础上,提出了一种适用于甚低频数据通信传输的差错控制方案。该方案采用级联码和信道交织技术,级联码内码仍用原系统的BCH(Bose-Chaudhuri-Hocquenghem)码,外码选择RS(Reed-Solomon)码,内、外码之间插入了块交织形式的交织器。为了验证方案的纠错性能,给出了基于该方案的甚低频通信系统计算机仿真方案和仿真结果。结果表明,该方案在编码增益、正确解码概率等方面具有较大优势,在系统升级改造上有一定的实用意义。     

65nm工艺下面积功耗优化的BCH电路设计

在65 nm工艺下实现了最大纠正84 bit错误的带循环冗余码(CRC)校验保护功能的BCH(32767,16416)纠错电路,纠错能力可配置。该设计采用频率比为1∶4的两种工作时钟,最高工作频率为100 MHz和400 MHz。两种工作频率的合理组合降低译码运算的延迟,提高固态硬盘读写数据的性能,同时提供了分时复用的可能。通过复用伴随式计算、关键方程系数求解(iBM算法)和钱搜索过程中的有限域乘法运算单元优化芯片面积。通过调整钱搜索的起始位置,实现编码和伴随式计算的求余电路复用,实现面积和功耗的优化,最终芯片面积节省了27%,功耗降低了26%。     

一种咬尾双二进制Turbo码并行译码方案

针对双二进制Turbo译码使用并行、滑动窗联合译码技术时,其咬尾的编码构造和窗分割导致边界状态值难以获取的问题,提出了一种新咬尾Turbo码并行、滑动窗译码方案——扩展交叠方案.该方案采用了边界状态盲估计和滑动窗状态回溯两种新译码技术.相比于传统的边界状态度量传播方法(又称迭代法),新方法一方面提高了边界状态度量的准确性,从而加快了译码收敛速度,一定程度上减小了高信噪比下的性能损失;另一方面避免了存储前一次译码的迭代度量值,更有利于硬件设计.仿真表明,新方案在64左右的中等窗长下即可消除并行和滑动窗影响,逼近原始无并行无滑动窗译码的性能,且窗长越小,其相较传统迭代法带来的译码性能增益就越明显.该方案具有较好的实用性和应用价值,可以满足5G的高速率、低时延和低存储的数据传输要求.     

并行级联LDPC码译码迭代终止准则研究

提出了两种低复杂度的终止准则,以用于降低PCGC（并行级联Gallager码,parallel concatenated gallagercode）的译码器运算量.这两种准则通过观察边信息方差的改变情况,来判断是否终止译码器迭代.计算机仿真结果证明,这些终止准则可有效地降低译码器运算量,且不影响译码器误比特率性能.