共查询到18条相似文献,搜索用时 62 毫秒
1.
2.
3.
4.
5.
6.
7.
本文介绍了一种较为方便而又实用的,采用 EPROM 来控制一些高频和超高频电台的频率合成器的方法。木文对所使用的锁相环频率合成器进行了简要介绍,并对其控制方式进行了较为详尽的讨论,最后,给出了它们的具体实现方法。 相似文献
8.
9.
10.
CPU控制的数字锁相环频率合成系统的FPGA实现 总被引:4,自引:0,他引:4
介绍了一种CPU控制的数字锁相环频率合成系统的FPGA实现方案,深入探讨了设计原理及过程,并给出了详细的仿真波形。 相似文献
11.
文章利用LC7218 PLL频率合成器在AV领域的电调谐功能,提出了一个TV/FM/AM合景接收机设计方案,重点设计分析了LC7218与单片机之间的I/O数据结构,显示了它优良的性能。 相似文献
12.
提出了一种基于SMIC公司0.18μm工艺、输出频率范围为1 GHz~3 GHz的低抖动电荷泵锁相环频率合成器设计方法.该设计方法采用一种新型自动调节复位脉冲的鉴频鉴相器结构,可以根据压控振荡器反馈频率自动调节不同的脉冲宽度,用以适应不同的输出时钟.仿真结果显示该器件能够有效降低锁相环频率合成器的抖动,其最大峰-峰值抖动为20.337 ps,锁定时间为0.8μs,功耗为19.8 mW. 相似文献
13.
低相噪数字锁相频率合成器 总被引:1,自引:1,他引:0
常规的数字锁相频率合成器具有电路简单,工作稳定可靠等特点,但由于鉴相器的倍增噪声往往比基准源的倍增噪声还要高,因而输出相位噪声较高,不能令人满意。本文提出一种双回路反馈锁相频率合成方案,成功地解决了这个问题,由于有效地抑制了鉴相器的倍增噪声,可获得较低的输出相位噪声。这种方案适用于诸如雷达系统等对频率源相位噪声有较高要求的电子设备。 相似文献
14.
通过介绍小数分频频率合成器的基础理论,详细阐述了利用Agilent公司的ADS软件进行小数频率合成器的计算机辅助设计与过程。仿真结果表明,运用ADS仿真模拟有利于提高电路设计和制造水平,对实际中应用小数分频频率合成技术具有较好的借鉴意义。 相似文献
15.
16.
17.
低相位噪声微波锁相频率源设计 总被引:1,自引:0,他引:1
薛华 《信息技术与信息化》2006,(6):105-107
介绍了一种用单片机控制的微波锁相频率源的设计思想、设计方法以及实验测试结果。在对锁相技术(PLL)研究的基础上,从理论上提出了锁相源对参考晶振的指标要求,分析了单片机对输出信号频谱纯度的影响,总结设计中需要注意的几个问题,并提出相应的解决方案,使锁相频率源的性能指标达到最佳状态。 相似文献
18.
基于锁相环技术的X 波段频率源的研制 总被引:2,自引:0,他引:2
介绍了一种X 波段频率源的设计方案及相关理论。采用数字锁相环内混频技术实现的该X 波段频率源具有频带宽,相位噪声低,杂散低等特点。其主要技术指标如下:输出频率范围为9.8GHz~10.8GHz,频率步进为5MHz,在偏离1KHz 处相位噪声优于-85dBc/Hz,在偏离10KHz 处相位噪声优于-88dBc/Hz,杂散抑制优于60dBc。由最后的测试结果可
知,采用该方法设计的频率源既能保证低杂散又能显著改善相位噪声水平,可广泛用于通信设备和测试系统中。 相似文献