DSP处理器中的在电路仿真器(ICE)模块设计

片上的在电路仿真器(ICE)模块,对于支持DSP系统的实时仿真和调试,加快系统开发进程是至关重要的。文章结合一个通用数字信号处理器MEDSP的开发,在基于国际标准的测试JTAG接口的基础上,通过扩展部分JTAG接口部分单元和MEDSP内部单元的功能,在很小的代价条件下,设计了MEDSP处理器的片上ICE模块。仿真结果表明该模块完全能够实现对MEDSP处理器的在电路仿真,而且不影响系统性能。     

磁悬浮轴承同步数据采集与实时处理系统

介绍了一种用于磁悬浮轴承实时控制的数据采集与处理系统，该系统采用数字信号处理器(DSP)作为主控单元．可对五路传感器信号实现高速采集，所采用的A／D转换器集成在DSP内部，其有很好的一致性，可以对两路信号实现精确的同步采样，对采集的数据进行控制运算后能实时D／A转换输出控制电压信号。系统控制软件采用JTAG接口下载到DSP的内部闪存。为了方便现场修改控制参数，设计了一个DSP和计算机的RS232C通讯接口。文中最后给出了应用实验结果。     

一种自由进出JTAG菊花链的硬件设计方法

大多数数字处理器均带有JTAG接口,方便设计人员对处理器进行在线调试与程序下载。当信息处理单体机箱内存在多个带JTAG接口的处理器时,可以将这些处理器的JTAG接口连接成JTAG菊花链,如此,只需通过一个JTAG接口便能访问JTAG菊花链中的任何一个器件。在引出信息处理单体JTAG菊花链的设计后,针对菊花链的串联特性,提出一种自由进出菊花链的硬件设计方法,使对具有多处理器的信息处理单体中各个处理器程序调试方式更加灵活。     

基于JTAG的ARM7TDMI调试系统

在研究JTAG标准和ARM7TDMI处理器调试模块的基础上,提出调试ARM7TDMI处理器的软硬件实现方案。采用简易JTAG接口,通过计算机并口控制测试访问端口。该软件采用3层结构,共有7个模块。该文分析层次、模块的划分及接口的定义和实现过程。实验测试结果表明,该软件具有良好的实用性、可调试性。     

基于JTAG的DSP处理器嵌入式调试接口设计

介绍了基于IEEE1149．1 JTAG协议的DSP处理器嵌入式调试接口的设计。从该接口的整体结构框图到详细设计，进行了详细的阐述。该接口成功地应用于32bits DSP处理器MD32中，通过了FPGA验证和仿真验证，证明了其设计的正确性，具有很好的参考价值。     

微机与DSP间的接口技术

本文介绍主从式信号处理系统中，作为主控机的通用微机与作为从属机的数字信号处理器之间，进行通讯接口的各种实现技术，包括ＤＰＭ接口法、ＤＢＭ接口法、Ｉ／Ｏ端口存储器法以及ＤＭＡ接口法等，并分别讨论它们的优缺点。     

基于DSP的最小应用系统的设计

介绍了数字信号处理器(DSP)的优点,在DSP最小应用系统中,使用美国TI公司的TMS320VC5402(以下简称TM5402)是DSP常用定点芯片,通过主控芯片处理,完成模数转换,输出。DSP最小系统中硬件设计和软件设计,外部存储器使用通用可擦除可编程ROM(EPROM),主控制芯片通过8位并行可擦除可编程ROM(EPROM),在系统中加入的标准的JTAG接口,有利于系统的调试和仿真。     

嵌入式处理器在片调试功能的设计与实现

以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口（TAP）,并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试.     

一种基于功耗管理的DSP处理器设计

一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设计方案。能很好地满足便携式数字信号处理系统中要求的信号高速处理能力和良好的功耗特性。     

基于迅驰的移动计算机体系结构设计

本文分析了基于迅驰GM移动平台的微机体系结构设计，在板参设计上考虑了高速系统设计时的信号完整性问题；在处理器系统总线设计时确保信号的高速性和正确性；在内存接口设计上解决了传输线阻抗的连续性问题。同时，在设计时引入了仿真方法，保证了移动计算机体系结构设计的合理性和正确性。     

面向高带宽I/O的片上网络优化

在高性能处理器中,I/O带宽需求不断增加,一方面高速接口的通道数目不断增加,另一方面接口传输速率也在逐渐提升.高性能处理器的片上网络必须能够匹配各种高速I/O的带宽需求,且必须保证DM A请求能够正确完成.然而各种高速接口协议与片上网络协议在通信机制上存在较大的差别,可能导致死锁等现象的产生.首先对匹配高性能I/O的片上网络存在的问题进行分析,然后提出一种高带宽I/O设计方法及死锁解决方法.采用解死锁方法的片上网络增强了I/O系统的鲁棒性,同时可以减少片上网络设计及运行时的各种限制,提升I/O性能.最后,将所提出的优化方法应用到高性能服务器处理器芯片中,并进行评测,针对16通道PCIe 4.0接口,双向读写带宽分别达到30 GB/s,在一些特殊场景出现死锁以后,片上网络能自动检测死锁并解除死锁.     

高速边界扫描主控器设计

分析边界扫描测试技术的工作机制和对测试支撑系统的功能需求,提出一种基于USB总线的高速边界扫描测试主控器的设计方案.利用CY7C68013作为USB2.0接口控制器,使用CPLD实现JTAG主控硬核,完成JTAG协议和USB总线协议的相互转换.JTAG的TCK时钟频率可调,最高可达48 MHz.用户可利用该边界扫描控制器方便高效地进行边界扫描测试.     

JTAG边界扫描技术在高速路由器硬件测试中的应用

硬件系统的规模越来越大,复杂度越来越高,对其进行测试也越来越困难,JTAG边界扫描技术较好地解决了传染测试的不足。但是在高速路由器的体系结构中,应用JTAG边界扫描进行插件导通测试遇到了困难,介绍了JTAG边界扫描的概念及基本协议,针对高速路器的硬件结构,提出了一种灵活利用JTAG边界扫描进行插件导通测试的方法,并详细介绍了该工作方法的工作原理及实现。     

FPGA的虚拟JTAG技术对并口FLASH快速编程

集成数字电路板上经常有FLASH器件需要编程,在工厂批量生产中往往要占据较多时间.特别是对于挂载在可编程器件(FPGA)的并行接口的FLASH,使用边界扫描的方法靠移位数据来仿真FLASH读写时序,从而完成FLASH器件编程的方法相当低效费时.应用了虚拟JTAG技术后,就不需要进行整个边界引脚的移位处理,可以一次性从JTAG链上加载较大的数据块,再配合并口FLASH的接口逻辑进行编程,有效地提高了效率.     

基于MCF 5272的边界扫描测试平台开发

利用MCF5272的GPIO接口形成JTAG总线来对被测目标进行操控、用MCF5272网络接口实现对上位机PC的通信,形成由PC生成测试向量并通过网络下传到MCF5272测试主控器,再由主控器完成测试向量的施加和响应结果的取回与比对,实现了简单电路的PCB互联测试处理。边界扫描测试设备市场需求少、价格高,因此开发简单边界扫描测试平台可以满足临时的测试需求并可节约不少资金。     

JTAG软核设计与仿真

JTAG边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。本文论述了边界扫描技术的结构特征及软核设计方法．并分析了JTAG电路中数据传输的路径及电路对速度的影响，以采样指令为例进行了功能仿真。     

多核DSP软件调试环境研究与设计

针对武器装备嵌入式系统向自主化、智能化、小型化、低功耗快速发展的趋势,介绍了装备研制对自主多核处理器及其软件调试环境的迫切需求,分析了嵌入式系统远程调试的基本原理和特点、JTAG标准和边界扫描技术。以自主同构8核数字信号处理器为目标平台,基于目标平台JTAG控制器之间的菊花链连接方式,提出了面向该目标平台的软件调试环境设计方案,讨论了USB接口仿真器软硬件设计和多线程调试代理软件设计等关键技术。实现的软件调试环境能够在调试主机上对目标平台进行指令级和源码级交叉调试,解决了目标平台缺乏配套软件调试手段的实际问题,为目标平台在武器装备上的推广应用提供了有力支撑,对其他面向多核处理器的调试环境设计具有参考价值。     

JTAG软核设计与仿真

JTAG边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。本文论述了边界扫描技术的结构特征及软核设计方法,并分析了JTAG电路中数据传输的路径及电路对速度的影响,以采样指令为例进行了功能仿真。     

基于PowerQUICC处理器的高速以太网接口设计

PowerQUICC处理器专门针对融合、兼容和成本问题而设计。PowerQUICC处理器基于e500 Power Architecture技术的SoC平台开发,采用QUICC Engine技术和集成安全引擎。重点介绍了一种基于PowerQUICC处理器的高性能通信处理器模块及在此基础上实现的2种高速以太网接口,包括用eTSEC实现的高速以太网接口和用QUICC机实现的高速以太网接口,最后通过测试得到了这2种接口的性能,并加以比较。     

反射内存高速光电转换接口单元设计与实现

针对远程分布式仿真测试系统的实际需求，提出了远距离多功能节点的设计方案，构建实现了以高速SFP光纤通信和反射内存网络为核心技术的高速光电转换接口单元；接口单元包括光纤转换器和多功能接口模块两个组成部分；其中多功能接口模块以 FPGA 为控制核心，借鉴PMC以及XMC结构，采用通用式母板与多种专用子板组合的硬件架构形式，实现了数字IO、LVDS、RS422、ARINC429、模拟量等多种通用接口，提高了硬件资源的复用性；母板与子板间通信选用GTX作为物理层，并设计了专用的通信协议帧格式，通过Verilog编程实现了协议的解析与通信控制，既实现了多种电信号接口的集成，又具有低数据处理延时的突出特点；实验测试表明，模块的数据处理延时可控制在800ns-1000ns，满足了分布式仿真节点间数据交互时对传输距离和实时性的要求。