基于AHB总线的快速并行CRC算法设计与实现

循环冗余校验(CRC,Cyclic Redundancy Check)以其简单的算法、强大的检错能力和抗干扰能力,广泛应用于通信领域,以提高数据传输的可靠性。为满足高频率的数据传输要求,基于CRC基本原理,介绍了一种快速并行CRC算法,然后采用该算法基于高级高性能(AHB,Advanced High Performance Bus)总线,运用硬件描述语言Verilog HDL设计并实现了CRC计算模块。仿真结果表明,该算法能够在确保数据可靠性的同时提高CRC的计算速度。     

基于查表法的快速CRC算法设计

无线数据传输的关键问题之一是抗干扰,通过对CRC应用条件和计算方法的分析,设计了任意长度数据的CRC快速算法,实际运行结果表明,该算法可应用于数据率高达96kbps的实时CRC计算中。     

32位CRC校验码的并行算法及硬件实现

通过对CRC校验码原理的分析,研究了一种并行32位CRC算法。该算法采用递推的方法,直接得出计算多位数据后的CRC余数与计算前余数之间的逻辑关系。相对于一般的按位串行计算或者查表并行计算的方法来说,该方法运算速度快且不需要额外的空间存储余数表,十分有利于硬件实现。     

基于FPGA全参数化CRC的推导及实现

提出一种新型的全参数化CRC算法。详细地介绍全参数化CRC的算法原理,并给出算法公式的推理过程及结果,通过Verilog语言设计实现,给出了基于FPGA平台的仿真波形图,并成功应用于工程项目当中,最后详细分析了全参数化CRC算法在实现过程中的优势。这里提出的全参数化CRC算法,可以通过参数化配置,实现CRC-4、CRC-8、CRC-12等任何CRC-X的运算,亦可以实现任何数据位宽(数据位宽小于等于CRC校验码位宽)、任意生成多项式的CRC运算。     

新型超高频RFID编解码和CRC电路的设计与实现

提出了一种新的超高频射频识别(RFID)标签芯片的数据编解码与循环冗余校验(CRC)计算同步进行的电路结构。该电路采用ISO/IEC 18000.6C标准协议,在数据编解码过程中同步进行串行CRC计算来提高系统数据的处理速度。采用FPGA进行仿真分析。结果表明,该设计方法可实现CRC编解码与RFID数据的编解码同步,即不占用额外的时钟处理CRC计算,从而满足超高频RFID的快速通信要求。所提出的串行CRC电路在SIMC 0.18 μm标准CMOS工艺下进行综合,其面积比并行CRC电路节省31.4%,电路算法更简单。     

基于公式递推法的可变计算位宽的循环冗余校验设计与实现

循环冗余校验(CRC)与信道编码的级联使用,可以有效改善译码的收敛特性。在新一代无线通信系统,如5G中,码长和码率都具有多样性。为了提高编译码分段长度可变的级联系统的译码效率,该文提出一种可变计算位宽的CRC并行算法。该算法在现有固定位宽并行算法的基础上,合并公式递推法中反馈数据与输入数据的并行计算,实现了一种高并行度的CRC校验架构,并且支持可变位宽的CRC计算。与现有的并行算法相比,合并算法节省了电路资源的开销,在位宽固定时,资源节约效果明显,同时在反馈时延上也有将近50%的优化;在位宽可变时,电路资源的使用情况也有相应的优化。

     

CRC编码的并行算法与软件实现

循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在众多的通信协议中得到广泛的应用.这里简要介绍了CRC编码算法的基本原理,在串行CRC编码基础上详细推导了CRC编码的并行计算原理,给出了该算法详细的软件实现过程,通过仿真验证了该算法的正确性和可行性,CRC并行算法大大提高了编码速率.     

基于FPGA超高频RFID系统并行CRC模块设计

根据CRC(循环冗余校验码)算法的原理,和ISO/IEC18000-6标准中超高频射频识别系统对校验电路的要求,分析串行CRC算法,提出了一种并行CRC算法。经Verilog-HDL语言编写该算法程序,在QuartusⅡ9.0软件上仿真。最终给出仿真结果以及并行CRC生成模块和校验模块,仿真结果证明并行CRC算法有效提高了系统中数据的处理速度。     

单片机系统CRC算法的实现

本文介绍了CRC算法在单片机应用系统中的实现方法，通过一系列的理论推导，得到一种比较实用的8位单片机系统CRC算法，并给出了CRC码计算的汇编语言程序。     

并行CRC在FPGA上的实现

循环冗余码校验CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。基于FPGA在通讯领域和数据存储的应用越来越广泛,CRC的编码解码模块已经是FPGA上的常用模块了。采用超前位计算实现CRC在FPGA上的并行运算,通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。     

基于改进梯度投影算法的压缩感知超宽带信道估计

超宽带是近年来兴起的一种高速无线通信技术,考虑其过高带宽带来的采样难度较高的问题,压缩感知理论提供了一种可行的低速采样方法。针对梯度投影稀疏重构算法应用于超宽带信道估计中效果不佳的问题,提出了改进的梯度投影算法。改进算法采用原始算法的目标函数形式,取消原始算法中沿负梯度方向搜索和负梯度向可行集合投影后再搜索的交替搜索方式,改为一直沿负梯度方向搜索的单一搜索方式,从而避免了原始算法的高运算复杂度和过于严格的约束条件对算法的限制,同时该目标函数相对于梯度追踪算法加上了对稀疏噪声的约束条件,变成了l₁范数优化问题。实验结果表明该算法相对于梯度投影稀疏重构算法能够显著降低运算复杂度,提高运算速度,同时相对于梯度追踪算法也有重构性能上的提升。      

一种改进的NLMS算法在声回波抵消中的应用

收敛速度和残余均方误差是衡量最小均方算法性能的重要指标。在声回波抵消算法中,为了寻求收敛速度快和计算量小的自适应算法,在归一化最小均方误差算法基础上,把当前时刻以前的误差引入归一化收敛因子中得到一种新算法,可以减小信号样本波动对权重带来的影响。该算法比传统的归一化最小均方算法收敛性能更好,稳态失调也比其小。计算机仿真结果表明,新算法在自适应回波抵消中的综合性能要优于传统的归一化最小均方误差算法。     

基于MIMO雷达的重复线性冗余多载波相位编码信号抗间歇采样干扰研究

该文基于雷达信号时域间断采样获得间歇采样和重复干扰（ISRJ）的原理,提出了一种基于多输入多输出（MIMO）雷达和多载波相位编码（MCPC）雷达信号的新型重复线性冗余（RLR）波形,即RLR-MCPC信号。从波形设计的角度出发,对于采用MCPC多相编码结构的信号,采用混沌序列对每个码片进行时域编码。此外,在时频域中,一些码片通过重复线性排列进行冗余编码。频域上,每个子载波都包含冗余编码,时域上,脉内任意时间段都包含冗余编码。在MIMO雷达中,雷达信号按子载波分成多路通道进行传输,在每路通道中对接收信号进行处理,保证间歇采样不论在时域中如何采样,都会在某一路通道上采样到冗余信息,从而与匹配滤波器失配。所以,RLR处理使信号具有抗间歇采样转发干扰（ISRJ）的特性,能有效抑制ISRJ假目标的干扰。结果表明,在该文设计的典型参数下,经过脉冲压缩后的RLR-MCPC信号的SJR改善因子比MCPC信号优化了2.5~3 dB。      

基于DCT系数统计特性的JPEG图像隐写分析

提出了一种基于离散余弦变换（DCT）系数统计特性的JPEG图像隐写分析算法。该算法在分析JPEG图像DCT系数的统计特性的基础上,提取了8维特征向量,通过最小二乘支持向量机（LS—SVM）分类器对待测图像进行分类,以达到检测载密图像的目的。算法实现简单,计算复杂度低。实验结果表明,该算法检测速度快,具有较高的检测正确率,能够实现针对各类JPEG图像信息隐写算法的有效检测。     

一种应用于波束空间的改进TCT算法

双边相关变换（TCT）算法利用各频率点无噪声数据之间的关系构造聚焦矩阵。为了降低其计算复杂度和分辨门限,针对聚焦矩阵的构造方法,提出了一种改进算法。改进后的算法一定程度上降低了运算量,提高了算法的分辨能力和在低信噪比下的估计精度,然后将此算法从阵元空间变换到波束空间中,降低了运算维度,且没有影响原方法的估计精度。最后通过仿真结果证明了文中算法的有效性,并分析了该改进算法性能与信号入射角度、带宽之间的关系。     

后向投影成像算法的GPU优化方法研究

合成孔径雷达(SAR)成像算法能够通过图形处理器(GPU)加速来实现处理速度的显著提升。针对后向投影(BP)成像算法的GPU加速,分析了BP算法的并行化和并行处理方法,提出了一种适合GPU加速的BP成像方案;通过研究GPU设计中的多流异步执行技术、数据传输模式和计算速度与精度,进一步提出一种针对BP成像的GPU优化成像方案。通过仿真数据和实测数据在Tesla C2075上的测试结果表明,与GPU非优化方案的实现相比,该方案有了近一倍的速度提升。     

CDMA系统中基于T-H网络的空时多用户检测算法

CDMA技术已经在当前第三代通信（3G）标准中得到广泛采用,其中多用户检测技术能明显地改善CDMA通信性能,提高其系统容量。本文充分利用空时二维信息来增强CDMA系统的性能,提出一种基于Tank-Hopfield网络多用户检测算法：利用T-H网络快速计算LS的能力,来求解空时多用户检测问题。分析和仿真实验表明该算法的有效性,相比传统的子空间等方法,该方法具备更好的收敛速度和检测性能。     

A universal algorithm for parallel CRC computation and its implementation

Derived from a proposed universal mathematical expression, this paper investigates a novel algorithm for parallel Cyclic Redundancy Check （CRC） computation, which is an iterative algorithm to update the check-bit sequence step by step and suits to various argument selections of CRC computation. The algorithm proposed is quite suitable for hardware implementation. The simulation implementation and performance analysis suggest that it could efficiently speed up the computation compared with the conventional ones. The algorithm is implemented in hardware at as high as 21Gbps, and its usefulness in high-speed CRC computations is implied, such as Asynchronous Transfer Mode （ATM） networks and 10G Ethernet.     

LTE中基于移动特性的切换优化

LTE系统对3G系统的多方面进行了全面的改进和演化,使系统性能得到了全面的提升。为了降低基础设施建设费用以及网络运营费用,运营商提出了自组织网络（SON）技术。针对移动鲁棒性优化（MRO）问题,根据该系统下用户移动性对切换优化的影响,提出了对不同移动速度用户设置不同的小区迟滞参数值,即US-MRO优化算法。分析和仿真结果表明,该切换优化算法有效地提高了用户切换成功率,使用户满意度得到提升。     

一种新的快衰落信道频域跟踪算法

该文研究了第三代移动通信系统中用户移动速度在150km/h以上时,无线信道的快衰落特性,并且在3GPP系统的协议框架下提出了一种新的基于频域的信道跟踪方法(FBP),利用快衰落信道频域上的相对稳定性,解决了由于信道参数变化的速度超过自适应算法收敛速度,而造成的在时域上无法进行信道跟踪的问题,文章给出了该算法的模拟结果,并与另一种对衰落信道的参数进行基于小波的信道跟踪算法(WBP)进行了比较,该文提出的算法具有更好的性能和更低的算法复杂度。