共查询到20条相似文献,搜索用时 62 毫秒
1.
早在几年以前,ADI公司的设计人员和IBM硅锗制造厂的集成电路设计者就在国际电子器件会议(IEDM,美国加州旧金山)上公布了硅锗技术。几年来,数字电路和模拟电路的设计人员都在期待着出现商用化的、基于硅锗技术的产品。早期的研究成果中有一个8位、IGHz的模数转换器(ADC),它的硅性能可与最好的砷化镓(GaAs)水平相媲美。这也正是硅锗技术的优势:采用硅半导体工艺制造的晶体管,其截止频率(f_T)可以达到100GHz。 然而遗憾的是,早期硅锗工艺的产量很低,硅锗器件非常低的击穿电压也限制了总的功率耗散能力,另外,电 相似文献
2.
正 (一)引言 随着微光和夜视技术的飞速发展,本世纪七十年代出现了高灵敏度的象增强硅靶摄象管(SIT),并立刻引起科研、军事和商业方面的注意。首先研制出的是1英寸(即光电阴极有效直径为25mm)管。在日本命名硅靶电子倍增摄象管(SEM)。在美国,则称为电子轰击硅管(EBS)或象增强硅视象管(ISV)。该管的高灵敏度与其移象区设计的优劣 相似文献
3.
宽温区高温体硅CMOS倒相器的优化设计 总被引:4,自引:1,他引:3
在对体硅 CMOS倒相器直流特性、瞬态特性的高温模型和高温特性深入研究的基础上 ,提出了高温体硅 CMOS倒相器结构参数设计的考虑 ,给出了宽温区 (2 7~ 2 5 0℃ )体硅 CMOS倒相器优化设计的结果。模拟验证表明 ,所设计的体硅 CMOS倒相器在宽温区能满足下列电学参数设计指标 :输出高电平 Vo H>4 .95 V,输出低电平 Vo L<0 .0 5 V,转换电平 V*i (2 7℃ ) =2 .5 V,V*i(2 5 0℃ ) =2 .4 V,上升时间 tr(2 7℃ ) <110 ns,tr(2 5 0℃ ) <180 ns,下降时间 tf(2 7℃ ) <110 ns,tf(2 5 0℃ ) <16 0 ns。 相似文献
4.
5.
6.
7.
8.
9.
中芯国际目前与美国硅基液晶(LCoS)技术供应商AuroraSystems联合宣布,Aurora的数字硅基液晶面板芯片已在中芯国际成功量产。此款由AuroraSystems设计的数字硅基液晶平板芯片包含1080P像素(1920×1080)和720P像素(1280×720)。具有高性能、低缺陷硅基液晶平板和系统光学的技术能力为客户提供高质量的高解析格式背投电视(RPTV)。一些领先的消费电子产品制造商在生产高解析度、大屏幕的背投电视中已经使用此硅基液晶平板芯片。中芯国际成功量产Aurora数字硅基液晶面板芯片@刘广荣… 相似文献
10.
安森美半导体计划推出先进硅锗 (SiGe)芯片系列 ,以满足网络设备制造商对设计OC 192、10 0亿位以太网 ( 10 GbE)及更高速网络产品的高性能要求。该芯片能以 12Gbit/s的高速度传输数据 ,较现有产品快 3倍。硅锗是一种硅基材料 ,是标准互补金属氧化半导体 (CMOS)的替代技术。安森美半导体将硅和锗集成在一起 ,可以COMS技术的低廉成本获得砷化镓 (GalliumArsenide)的性能。由于硅锗是一种硅延伸原料 ,因此具有硅的超低噪音和超低失真特性 ,特别适用于高性能电路产品。安森美半导体的款待芯片能降低抖动… 相似文献
11.
A low power and low phase noise phase-locked loop(PLL) design for low voltage(0.8 V) applications is presented.The voltage controlled oscillator(VCO) operates from a 0.5 V voltage supply,while the other blocks operate from a 0.8 V supply.A differential NMOS-only topology is adopted for the oscillator,a modified precharge topology is applied in the phase-frequency detector(PFD),and a new feedback structure is utilized in the charge pump(CP) for ultra-low voltage applications.The divider adopts the extende... 相似文献
12.
本文提出了一种低电压应用的低功耗、低相位噪声锁相环(PLL)。其中压控振荡器(VCO)的工作电压为0.5V,其他模块的工作电压为0.8V。为了适应极低电压下的应用,文中振荡器采用了纯NMOS差分拓扑结构,鉴频鉴相器(PFD)采用改进的预充电结构,而电荷泵(CP)采用新型负反馈结构。预分频电路采用扩展的单相时钟逻辑电路构成,它可以工作在较高的频率下,节省了芯片面积和功耗。此外还采用了去除尾电流源等设计方法来降低相位噪声。采用SMIC 0.13μm RF CMOS工艺,在0.8V电源电压下,测得在整个锁定范围内,最差相位噪声为-112.4dBc/Hz@1MHz,其输出频率范围为3.166~3.383GHz。改进的PFD和新型CP功耗仅为0.39mW,占据的芯片面积仅100μm×100μm。芯片总面积为0.63mm2,在0.8V电源电压下功耗仅为6.54mW 。 相似文献
13.
14.
This paper presents an up-conversion mixer for 2.4-2.4835 GHz wireless sensor networks (WSN) in 0.18 μm RF CMOS technology. It was based on a double-balanced Gilbert cell type, with two Gilbert cells having quadrature modulation applied. Current-reuse and cross positive feedback techniques were applied in the mixer to boost conversion gain; the current source stage was removed from the mixer to improve linearity. Measured results exhibited that under a 1 V power supply, the conversion gain was 5 dB, the input referred 1 dB compression point was -11 dBm and the IIP3 was -0.75 dBm, while it only consumed 1.4 mW. 相似文献
15.
本文介绍的用于处理人体生物电信号的模拟前端电路包括仪表放大器、滤波器和可变增益、带宽放大器。仪表放大器采用电容耦合输入来消除直流电极失调。基于电流反馈拓扑结构的IA通过在输入和反馈网络中采用电容分压器来降低功耗。并且,仪表放大器的输入差分对采用互补CMOS输入来提高输入跨导以减小等效输入热噪声。该电路采用Global Foundry 0.35微米 CMOS 工艺流片,电路消耗的总电流为3.96uA,电源电压为3.3V。测试得到的等效输入噪声是0.85uVrms(0.5-100Hz), 噪声能效因子值为6.48。 相似文献
16.
本文设计了应用SCL、TPSC和CMOS静态三种类型的触发器配合工作的新型双模预分频器。与传统使用单一种类型触发器的双模预分频器相比,该双模预分频器更容易获得高速、宽带、低功耗和低相位噪声的性能。为了验证此设计的性能,采用了SMIC 0.18um CMOS 工艺流片实现。在电源电压为1.8V的条件下测试,此双模预分频器的工作频率范围从0.9 GHz 到 3.4 GHz ;当输入信号为 3.4 GHz时,其功耗为2.51mW,相位噪声为-134.78 dBc/Hz @ 1 MHz. 其核心面积为 is 57um*30um。鉴于其良好的性能,可以应用于许多射频系统的频率综合器中,特别在多标准无线通信系统中。 相似文献
17.
This paper describes a novel divide-by-32/33 dual-modulus prescaler(DMP).Here,a new combination of DFF has been introduced in the DMP.By means of the cooperation and coordination among three types,DFF, SCL,TPSC,and CMOS static flip-flop,the DMP demonstrates high speed,wideband,and low power consumption with low phase noise.The chip has been fabricated in a 0.18-μm CMOS process of SMIC.The measured results show that the DMP’s operating frequency is from 0.9 to 3.4 GHz with a maximum power consumption of 2.51 mW under a 1.8 V power supply and the phase noise is -134.78 dBc/Hz at 1 MHz offset from the 3.4 GHz carrier.The core area of the die without PAD is 57×30μm~2.Due to its excellent performance,the DMP could be applied to a PLL-based frequency synthesizer for many RF systems,especially for multi-standard radio applications. 相似文献
18.
19.
20.
A rail-to-rail amplifier with constant transconductance,intended for audio processing,is presented.The constant transconductance is obtained by a constant current technique based on the input differential pairs operating in the weak inversion region.MOSFETs working in the weak inversion region have the advantages of low power and low distortion.The proposed rail-to-rail amplifier,fabricated in a standard 0.35μm CMOS process,occupies a core die area of 75×183μm~2.Measured results show that the maximum power consumption is 85.37μW with a supply voltage of 3.3 V and the total harmonic distortion level is 1.2%at 2 kHz. 相似文献