共查询到20条相似文献,搜索用时 31 毫秒
1.
SYNOPSYS推出全面的信号完整性解决方案——Galaxy SI 总被引:1,自引:0,他引:1
《今日电子》2003,(7):12
全球领先的集成电路(IC)设计软件领导厂商Synopsys(新思科技)公司近日正式推出全新的Galaxy SI,用于解决串扰延迟、噪声干扰、IR(电压)下降以及电迁移等问题,提供完备的信号完整性解决方案。Galaxy SI还能够为设计工程师提供全面的抑制、分析和认可等功能,并且能够加快130纳米及以下设计中信号完整性收敛的速度。 相似文献
2.
《电子设计应用》2003,(11):105-105
CADENCE推出NTEL IXP2800网络处理器设计工具包Cadence Design Systems公司近期宣布将针对Cadence高速PCB设计解决方案推出Intel IXP2800 设计工具包。该新品采用Intel data/IP,包含SPECCTRAQuest信号完整性专家系统与Allegro PCB设计专家系统,适用于高速PCB设计与分析的集成解决方案。可以把系统公司的基于Intel IXP2800网络处理器的PCB系统设计时间缩短8~12周。 www.cadence.comSYNOPSYS推出全面信号完整性解决方案Galaxy SI新思科技(Synopsys)公司近期推出的Galaxy SI,专为解决串扰延迟、噪声干扰,IR(电压)… 相似文献
3.
《电子工程师》2003,(6)
全球领先的集成电路 (IC)设计软件领导厂商Syn opsys公司 (Nasdaq :SNPS)今天正式宣布 ,GalaxyTM设计平台以及另外选定的Synopsys工具已经被成功地集成到了TSMC先进的 4 .0版本参考流程中 ,主要用于完成在TSMC130纳米以及Nexsys 90纳米工艺的设计 ,可以解决例如信号完整性、多极电压以及可制造设计(DFM)规则等设计中的问题。 4 .0版参考流程是TSMC和Synopsys在开发已验证的流程过程中长期合作的结果 ,为双方共同的客户提供了更高的能力和更好的设计品质。全面的信号完整性 (SI)解决方案TSMC参考流程通过GalaxySI中的物理综… 相似文献
4.
5.
6.
《电子产品世界》2005,(8)
全球半导体设计软件厂商新思科技公司(Synopsys)推出新一代实体设计解决方案Galaxy IC Compiler。IC Compiler整合以往各自的独立作业,进一步提升新一代实体设计解决方案。据称这是第一款将实体合成、时脉树合成、绕线、良率最佳化与验收相关性整合的实体设计解决方案,实现优异的设计效能并大幅改善生产力。IC Compiler作为Synopsys Galaxy Design Platform的核心,利用Synopsys在合成、时序、配置、绕线、蚀刻与验收上的核心技术,再配合实体设计的创新作法,一次解决多种设计问题,达到改 善客户的产品成果、所需时间与结… 相似文献
7.
8.
9.
《电子与电脑》2005,(4):137
尖端用户肯定它可以创造出前所未有的效能和生产力
全球半导体设计软件领导厂商新思科技Synopsys,Inc.今天推出新一代实体设计解决方案Galaxy?IC Compiler.包括Agere Systems、ARM等早期使用的客户都认可此产品.IC Compiler整合以往各自的独立作业,进一步提升新一代的实体设计解决方案.这是第一款将实体合成、时脉树合成、绕线、良率最佳化与验收相关性整合的实体设计解决方案,实现优异的设计效能并大幅改善生产力.IC Compiler作为Synopsys Galaxy Design Platform的核心,成为从RTL到芯片制程互相密合的解决方案. 相似文献
10.
针对目前分析全定制信号完整性EDA工具的缺乏,文章提供了一套以Synopsys公司的产品——Nanosim为工具的分析全定制信号完整性的方法。首先对Nanosim的仿真精度进行了研究,然后给出了分析SI的具体模型和实际测试曲线及修正方法。 相似文献
11.
12.
《今日电子》2003,(3):59-59
Synopsys公司市场发展战略副总裁Rich Goldman先生专程来京,正式公布该公司用于先进IC设计的Galaxy设计平台。该平台具备良好的开放性,并整合了包含顶级工具的设计实现平台,能够有效缩短设计时间,降低集成成本,以及减少在设计复杂IC时所担负的风险。Synopsys同时宣布,向第三方开放经生产验证的Milkyway 设计数据库,该数据库也是Galaxy设计平台的关键组成部分。Galaxy设计平台整合了Synopsys公司的许多IC应用工具和IP库,其中包括Design Compiler、DFT Compiler、Power Compiler、 DesignWare、Floorplan Compiler、Physi… 相似文献
13.
14.
《电子与电脑》2006,(11)
Synopsys与上海华虹NEC电子宣布,双方将携手开发应用于华虹NEC0.18μm工艺的参考设计流程2.0。华虹NEC选择Synopsys作为其首选EDA供应商后,将充分利用SynopsysProfessionalServices开发基于SynopsysGalaxy设计平台和Discovery验证平台,以及华虹NECI/O和标准单元库的完整RTL-to-GDSII参考设计流程。华虹NEC和Synopsys联合开发的参考设计流程2.0助设计人员应对时序闭合的挑战,降低风险并实现复杂的系统级芯片(SoC)的预期成功。该流程采用具有R T L合成、物理实现和签证功能的Galaxy设计平台,以及包括RTL仿真VCS解决方案的… 相似文献
15.
16.
17.
电子设计自动化(EDA)软件工具厂商Synopsys与上海华虹NEC电子有限公司近日宣布,双方将携手开发应用于华虹NECO.18μm工艺的参考设计流程2.0版本。华虹NEC选择Synopsys作为其首选EDA供应商后,将充分利用Synopsys Professional Ser- vices开发基于Synopsys Galaxy设计平台和Discovery验证平台,以及华虹NEC I/O和标准单元库的完整 相似文献
18.
19.
20.
为了满足日益复杂的设计中极具挑战性的进度要求,工程师们需要一种RTL综合解决方案,使他们尽量减少重复工作并加速物理实现进程.为了应对这些挑战,新思科技(Synopsys)宣布在其Galaxy设计实现平台中推出了创新RTL综合工具Design Compiler 2010,将综合和物理层流程实现两倍增速. 相似文献