DSP芯片外部存储器接口设计一例

文章介绍了一个32位通用DSP芯片中外部存储器接口的设计方案，该方案的突出特点是：接口位宽可根据片外存储器的位宽灵活地调整为8／16／32位，并可同时适应内部数据类型8／16／32位的变换。     

具有优异功耗性能比的DSP

随着通信产品的不断升级,人们对DSP技术的要求也越来越高。开发人员需要功耗更低、性能更高的DSP来满足其设计。TI公司的TMS320C5510正是针对这一需求而推出的DSP。C5510是第一个采用TMS320C55x DSP芯核的产品,利用双MAC结构,配备一个32位指令总线,三个16位数据读总线,两个16位数据写总线和五个24位地址总线。其内部的两个MAC单元采用并行操作,每个单元可在单周期内同步完成17x17位乘法运算。这样,C5510可更快地执行指令,并迅速返回到待机或下电状态,从而改进性能,并降低芯片的整体功耗。C5510沿用了C54x DSP的高代…     

一种用于ARM处理器的增强DSP乘加单元

介绍了一种应用于ARM处理器的增强DSP功能乘加单元。为了减小乘加指令的周期数,采用了两个并行16×16位乘加单元构成的单指令多数据(SIMD)结构,可以通过适当的配置支持16到32位的各种乘加运算以及16位的复数乘法。理论分析表明,这种乘加单元与传统的单指令单数据(SISD)结构相比在周期数上有明显的减小。尤其对于16位乘加及16位复数乘法,其所需周期数分别只有ARM1022E的1/4和1/3。0.35mm的标准单元库实现表明该乘加单元可以工作在120MHz,使得其非常适合数字信号处理的应用。     

ADMCF38 28脚带闪烁存储器和电流检测的DSP电机控制器

应用领域洗衣机、电冰箱空气压缩机、风扇、泵、工业变速驱动电机类型永磁同步电机（PMSM）无刷直流电机（BDCM）特点20MIPS定点DSP内核单时钟周期指令时间（50us）ADSP一月XX系列代码兼容独立计算单元ALU乘法器／累加器桶形移位器多功能指令单周期现场切换（contextswith）高效指令发生器零附加循环（zeroverheadlooping）条件执令两个独立的数据地址发生器存储器配置512X24位程序存储器RAM512X16位数据存储器RAM4KX24位程序存储器ROM4KX24位程序闪烁存储器三个独立的可编程扇区安全锁定位10K擦除／程序周期三相16位PWM…     

一种嵌入式DSP核的设计及FPGA验证

设计了一个4级流水线的16位定点DSP核.该DSP核支持151条指令,除了执行返回指令需要两个机器周期外,其他指令都在一个机器周期内完成.该DSP核用Altera公司的Cyclone EP1C12Q240C8 FPGA器件实现,可工作在18.6 MHz.基于Altera公司的FPGA集成开发环境QUARYUS II和FPGA开发板,对该DSP核进行了FPGA验证.结果表明,该DSP核能正确地执行各条指令,并能完成IMA ADPCM的编解码功能.     

一种DSP芯片外围电路典型设计

机载雷达信号处理的数据量大、算法复杂,传统单片机设计不能满足要求。文中提出以TMS320F206型DSP(数字信号处理器)芯片为系统核心,采用AD公司的采样频率达1MHz的16位AD7677作为A／D转换器,转换周期为40ns的高速AD669作为D／A转换器,以及32kB外存储器扩展的典型电路设计。该方案已作为模板电路实现。     

一款32位定点DSP电路的设计

文章通过对32位定点DSP的体系结构及其设计方法的研究,重点阐述了32位定点DSP中CPU包括ALU、MPY、ARAU、流水线、指令系统和总线接口等关键逻辑部件工作原理,对各个逻辑部件的设计思路和实现方法进行了分析描述。采用基于标准单元正向设计方法,设计了一款32位指令集的定点DSP电路,该电路采用哈佛总线结构,可以在单周期内实现16×16位有符号整数乘法、32位累加和32位数据的算术逻辑运算,处理精度高。该电路采用0.5μm 1P3M CMOS工艺流片,集成度7万门,工作频率可达36 MHz,动态功耗594 mW。     

一种低功耗Cache设计技术的研究

低功耗、高性能的cache系统设计是嵌入式DSP芯片设计的关键。本文在多媒体处理DSP芯片MD32的设计实践中，提出一种利用读／写缓冲器作为零级cache，减少对数据、指令cache的读／写次数，由于缓冲器读取功耗远远小于片上cache，从而减小cache相关功耗的方法。通过多种多媒体处理测试程序的验证，该技术可减少对指令cache或者数据cache20％～40％的读取次数，以较小芯片面积的增加换取了较大的功耗降低。     

世纪民生瞄准磁场导向控制应用推出32位马达控制芯片

世纪民生科技不久前推出32位马达驱动芯片CS6257。该芯片具有功能强大的CPU内核,包含RISC精简指令核心架构与DSP指令扩充功能,工作频率高达125MHz,相当于125MIPS的每秒百万指令工作效能。它内建128KB闪存以及64KB随机存取内存(SRAM),不仅可以应用单芯片设计于复杂的FOC演     

一种新型DSP指令结构及数据通道

针对可以处理不同位宽数据的DSP结构,提出了一种提高指令编码密度的方法,使设计的DSP指令减少了32条。另外提出了两种能同时实现16bit乘法累加运算和32bit乘法累加运算的数据通道结构。对这两种数据通道都用Verilog语言进行了模拟仿真。