直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换，文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途，作者从DDS的一般结构和CORDIC算法的基本原理出发．深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。     

一种基于AD9954和AD8349的宽带线性调频信号源的设计

介绍了一种基于AD9954和AD8349的宽带线性调频信号源的设计。通过正交调制上下边带互换原理,信号的带宽可拓展为原来的2倍,实现宽带信号源。另外,还提出了一种利用DDS的可编程特性对信号的相位进行分段补偿从而获得高边带抑制比的方法。     

一种低相噪宽带频率合成器实现

简述了宽带小步进频率合成器的常规实现方法。着重介绍了一种基于DDS＋PLL结构简洁的宽带小步进频率合成器。DDS在锁相环中用作小数分频器，对合成器的相噪指标进行了深入的分析，并详细阐述了合成器的设计思想和电路实现方法。结合要求给出合成器电路板的合理布局，同时完成了样机设计。测试结果显示，合成器具有大带宽、小步进、低相噪等特点，可应用于小型化的雷达信号模拟器。     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件（ACEX EP1K50）实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

一种高效实用的直接数字频率合成器的设计和实现

在介绍DDS原理和特点的基础上，充分利用正弦函数的对称性，给出了DDS的一种实现方案，详细阐述了用FPGA实现该方案的方法，文章的最后给出了仿真结果。     

基于FPGA实现DDS技术的雷达波形产生器的设计

介绍了利用Altera公司的FPGA器件(cyclone)产生线性调频信号的DDS工作原理、设计方案、电路结构。并详细讨论了利用FPGA器件实现DDS技术时，采取的一些改进优化措施。     

一种超宽带线性调频信号源的设计

超宽带雷达因其距离分辨率高、抗干扰能力强、目标检测和识别能力高等优点,受到世界各国的重视。通常采用倍频器来产生超宽带信号,然而,倍频环节中存在一些影响信号质量的非理想特性。针对该问题,提出利用频谱拼接技术来产生超宽带雷达信号。采样频率越大则输出信号幅度包络失真越小。频谱拼接时间误差小于100 ns时,其主瓣比理想情况增大5%。通过频谱拼接技术能够有效解决幅度失真、高采样频率需要和拼接时间误差等问题。设计了两个直接数字频率合成器同步电路,确保两路正交基带信号同步。频谱拼接技术还能灵活控制信号带宽大小,产生较理想的超宽带线性调频信号。     

数字下变频的FPGA实现

介绍在FPGA器件上如何实现单通道数字下变频（DDC）系统。利用编写VHDL程序和调用部分IP核相结合的方法研究了数字下变频的FPGA实现方法，并且完成了其主要模块的仿真和调试，并进行初步系统级验证。     

数字下变频的FPGA实现

介绍在FPGA器件上如何实现单通道数字下变频(DDC)系统.利用编写VHDL程序和调用部分IP核相结合的方法研究了数字下变频的FPGA实现方法,并且完成了其主要模块的仿真和调试,并进行初步系统级验证.     

基于FPGA的DDS正弦信号发生器的设计和实现

利用FPGA芯片及D／A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可控的正弦信号发生器,同时阐述了直接数字频率合成（DDS）技术的工作原理、电路结构,及设计的思路和实现方法。经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能较好,也证明了基于FPGA的DDS设计的可靠性和可行性。     

A direct digital frequency synthesizer based on ROM free algorithm

An ROM free quadrature direct digital frequency synthesizer (DDFS) was proposed in this paper. The proposed DDFS mainly consists of two adders and two multipliers to generate quadrature outputs. The proposed DDFS was implemented in both cell-base library and ALTERA Stratix EP1S40F780C5 FPGA board for verification.     

基于DDS频率源的设计与实现

介绍了DDS的基本工作原理,阐述了DDS技术局限性,最终实现了一种基于FPGA+DDS 可编程低相位噪声的频率源,输出信号范围170～228 MHz。测试结果表明,该频率源具有高频率分辨率和低相位噪声等特点,能够满足通信系统对频率源的设计要求。     

基于CORDIC算法的数字鉴频方法及其在FPGA中的实现

本文给出了一种适合FPGA实现的基于CORDIC(Coordinate Rotation Digital Computer)算法的数字鉴频方法.首先讨论了利用CORDIC算法进行数字鉴相和一阶差分数字鉴频的原理,然后分别给出在FPGA中实现CORDIC算法的流水结构和迭代结构,通过与XILINX自带CORDIC IPCore资源利用情况的比较及FPGA仿真结果表明,基于CORDIC算法的迭代结构和一阶差分实现数字鉴频的方法是高效可行的.     

DDS原理及基于FPGA的实现

本文主要介绍了DDS的原理及通过FPGA来实现。     

基于FPGA的DDS设计及实现

针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

基于FPGA的数字频率合成器设计与实现

为了产生稳定激励信号的目的,采用Verilog硬件语言在FPGA上实现了数字频率合成器的设计,该设计包括累加器、波形存储器、AD转换、低通滤波器等;对累加器、波形存储器都进行了仿真,并下载到FPGA中,经A/D转换,滤波,获得了稳定的正弦激励信号。本设计只实现了正弦信号设计,通过对波形存储器数据改变,可以实现任意波形的输出。     

基于FPGA+ARM的压电换能器阻抗测量系统设计

该文研制了一种基于现场可编程门阵列(FPGA)和ARM的压电换能器阻抗测量仪,介绍了矢量伏安法的阻抗测量方法,从压电换能器的等效电路出发,分析了换能器阻抗测量方法。设计了基于FPGA的直接数字式频率合成(DDS)信号发生电路,阻抗测量前端和相敏检波电路。通过ARM系统实现了换能器等效参数计算和导纳圆显示。实验表明,该装置结构简单,测量精度可靠,满足工程应用。     

FPGA芯片内数字时钟管理器的设计与实现

在FPGA芯片内,数字时钟管理器(DCM)不可或缺,DCM主要完成去时钟偏移、频率综合和相位调整的功能,其分别由延迟锁相环(DLL)、数字频率合成器(DFS)以及数字相移器(DPS)三个模块来实现。对这三个模块的原理及设计进行了详细地阐述,并给出了仿真结果,该DCM电路通过了0.13μm工艺流片。测试结果表明,在低频模式下,该DCM能工作在24～230 MHz之间;在高频模式下,该DCM能工作在48～450 MHz之间,其输入及输出抖动容忍度在低频模式下能达到300 ps,在高频模式下能达到150 ps。