用公式法进行复杂系统的特性描述设计

为保证超大规模集成电路设计过程的正确无误，本提供了一个电路系统的计算机辅助模拟系统。该系统采用高级符号提取方法，可用公式，图形，列表３种形式对数字，模拟混合电路系统进行分析，模拟，验证。     

小流域山洪灾害预警指标计算方法应用研究

文中以匡门沟流域为例,在对该流域降雨、洪水等资料进行统计分析的基础上,选取推理公式法和地区经验公式法对山洪灾害预警指标进行计算。为了检验方法的适用性,选取1996年和2016年暴雨洪水资料进行分析,确定该流域山洪灾害预警指标计算方法,并推导出一套适用于该流域雨量预警的公式,利用该公式可以对山洪灾害进行实时滚动预报,以减少山洪灾害所造成的损失。该方法对临近无资料流域具有一定的借鉴意义。     

旋风分离器流场的数值计算方法研究

利用计算流体力学软件FLUENT,分别采用k-ε标准模型、RNGk-ε模型和RSM模型湍流模型及不同离散方式对旋风分离器的流场进行了数值模拟研究.通过模拟结果与前人实测结果的对比,确定出了适合旋风分离器的数值计算方法.结果表明:湍流模型采用各向异性的RSM模型,离散方式采用对流项的QUICK格式和压力梯度项的PRESTO格式,才能获得合理的流场模拟结果.该结论为旋风分离器流场的数值模拟及进一步的结构优化设计提供了参考依据.     

一种深亚微米全定制VLSI设计流程的研究

以某ＶＬＳＩ设计为背景,介绍了深亚微米ＶＬＳＩ设计的基本特点,提出了一种深亚微米ＶＬＳＩ设计的流程,对此设计流程的基本思想及实现过程进行了具体描述,最后进行了该设计方法与其他方法的比较。     

VLSI时延驱动布局和电源网布线研究

本文介绍了在亚微米工艺条件下，超大规模集成电路（ＶＬＳＩ）布图设计自动化的两个重要专题，即时延驱动布局和电源（Ｐ／Ｇ）网布线问题。在时延驱动布局中，我们提出了给线网加权的新方法和基于等位场概念的面向路径的迭代改善方法。在Ｐ／Ｇ网布线中，我们着重介绍了Ｐ／Ｇ网的拓扑布线，线宽确定，路径动态修改及通道实体嵌入等算法。上述工作是由本院ＣＡＤ所ＶＬＳＩ布图课题组在近几年完成的。     

提高成品率的VLSI互连线线宽优化

金属互连线层的设计对VLSI成品率有着重要影响 .研究了制造缺陷与互连线层成品率的关系 ,通过关键面积概念说明了在有制造缺陷影响的情况下 ,互连线线宽参数对成品率的影响 .提出了一种基于线宽调整以期降低互连线缺陷关键面积、从而提高成品率的优化模型和算法 ,并通过 4× 4移位寄存器版图单元的线宽优化实例说明了这种互连线宽优化方法能有效提高成品率 .优化实例表明 ,线宽调整能够引起VLSI的开路和短路关键面积发生变化 .在设计规则容许范围内 ,根据实际版图的关键面积特点对互连线线宽进行优化 ,可以降低芯片对制造缺陷的敏感程度 ,从而提高制造成品率     

VLSI／ULSI可靠性的监测与模拟

论述分析了现代ＶＬＳＩ／ＵＬＳＩ电路可靠性监测与模拟技术的研究进展、应用趋势以及相关的新型监测分析技术，并讨论了其研究设计与发展方向。     

基于子单元级冗余的VLSI成品率优化设计方法

利用最优化思想描述子单元级冗余的最优分配模型，用遗传算法给了全局最优解。该模型中考虑了影响成品率的两个因素：缺陷的平均密度和支撑电路的面积占单元总面积的比率δ，通过实例分析得到，在D保持不变时最优冗余分配数随δ的增加在减少，单元的成品率随δ的增加在下降；在δ保持不变时最优冗余分配数随D的增加而增加，单元的成品率随D的增加在下降。     

VLSI金属互连电迁移1/fγ噪声特性研究

通过对超大规模集成电路金属互连进行电迁移加速寿命实验和不同电迁移损伤程度的金属薄膜电阻及1/f^γ噪声的测量和分析,得到了1/f^γ噪声3Hz点功率谱密度和频率指数γ均随电迁移损伤程度加剧而变大的实验规律.分析表明,在同样的电迁移损伤程度条件下,1/f^γ噪声点功率谱密度的相对变化量是电阻相对变化量的大约2000倍.此外,得到了1/f^γ噪声频率指数随电迁移过程逐渐变大的实验规律.因此,1/f^γ噪声功率谱密度和频率指数有可能作为比现在应用的电阻相对变化量更为灵敏的金属互连电迁移表征参量.     

快速分形图像压缩方法及其VLSI实现

针对分形编码技术解码迅速但编码时间较长的特点，提出了一种结合kohonen神经网络（KNN网）和多尺度分析的分形编码算法，并在此基础上给出了基于该方法的硬件实现方案．该方法可大大加速图像编码过程而使压缩率和图像质量仅有微小变化．实验结果显示，其压缩速度比全搜索算法提高了131倍．     

VLSI及PCB设计中的核度聚类布局算法

提出了版图布局中核、子核、聚类的概念．运用核度聚类理论的有关原理,对布局问题进行了整体优化分析．给出了一种建立在核度聚类理论基础上的ＶＬＳＩ及ＰＣＢ布局新算法．实验结果表明,新算法具有比传统算法更好的整体合理性．     

全数字接收机中一种低功耗插值滤波器结构及其VLSI实现

插值滤波器的设计是全数字接收机中码元同步算法的关键技术.本文主要探求一种适合于VLSI实现的插值滤波器结构,在拉格朗日立方插值滤波器的Farrow结构基础上,融入了流水线技术和并行处理技术以提高滤波器运算速率.对改进后的结构与原结构进行复杂度对比、运算速率对比和功耗对比,并在FPGA上实现.仿真与实现结果表明,该结构有着更快的运行速度、更低的功耗.     

Algorithm study for VLSI interconnections

ＡｎａｌｙｓｉｓａｎｄｄｅｓｉｇｎｏｆｉｎｔｅｒｃｏｎｎｅｃｔｓｉｎｈｉｇｈｓｐｅｅｄＶＬＳＩｃｈｉｐｓａｒｅｇｅｔｔｉｎｇｍｏｒｅａｎｄｍｏｒｅｉｍｐｏｒｔａｎｔｄｕｅｔｏｔｈｅｒａｐｉｄｉｎｃｒｅａｓｅｉｎｏｐｅｒａｔｉｎｇｆｒｅｑｕｅｎｃｙａｎｄｄｅｃｒｅａｓｅｉｎｆｅａｔｕｒｅｓｉｚｅｓ.Ｔｈｅｖａｒｉｏｕｓｐｒｏｃｅｄｕｒｅｓｔｏｇｅｔｔｈｅｓｏｌｕｔｉｏｎｃａｎｂｅｃｌａｓｓｉｆｉｅｄｇｅｎｅｒａｌｌｙｉｎｔｏｔｗｏｃａｔｅｇｏｒｉｅｓ.Ｏｎｅｉｓｃａｌｌｅｄｔｈｅｄｏｍａｉｎｍｅｔｈ…     

一种高效的H.264去块效应滤波器VLSI结构设计

最新的视频压缩编码标准H.264在编解码系统中引入了自适应的去块效应滤波器。去块效应滤波器可以有效地消除块边界的方块效应,但同时也带来了运算量的增加。文中针对H.264去块效应滤波器的硬件原型进行了设计,所设计结构可以大大降低硬件系统的处理周期。在所设计的结构中采用了以下4个关键技术:滤波边界顺序调整、存储单元分配、滤波器架构和双转置寄存器组来提高系统的并行处理能力。仿真结果表明,文中所提出的架构,仅需要288个时钟周期即可实现一个16×16宏块的滤波。滤波器模块只占用16.3 k逻辑门和640 byte的b lock RAM,具有很高的时间-面积效率。     

波形松驰—契比雪夫级数分析

本文提出了对VLSI(超大规模集成电路)进行数值分析的波形松驰—契比雪夫级数法(WR-Chebyshev).运用该方法能减少计算机的数据贮存和简化子电路间的信息交换。文中以典型电路为例给出了描述电路的一般数学形式,同时也介绍了函数空间牛顿—拉夫逊法(Newton-Raphson)。     

基于IDDQ测试的VLSI门内电阻式桥接故障仿真

为真实模拟集成电路中的桥接故障并评价测试集质量,提出一种基于静态电源电流(IDDQ)测试的逻辑电路门内电阻式桥接故障仿真算法.首先,针对该故障类型,提出一种覆盖率评价标准;其次,利用电路级故障注入与仿真方法构造基本逻辑门单元的故障字典;最后,通过在逻辑电路功能仿真中查询故障信息实现门级的故障仿真.仿真实验表明:相比于传统方法,所提方法能更好地反映测试集对真实桥接故障的覆盖效果,并具备良好的仿真效能.     

一种并行优化算法及在VLSI设计中的应用

在对 Alopex 算法的研究过程中.纠正了原算法对其收敛行为论证中存在的错误,给出了 Alopex 算法收敛行为的正确论证,以及算法中各参数的选取和特性.并将此算法应用于 VLSI 设计中的布局、Gate Matrix 的栅排序中.