基于FPGA的高速基4FFT设计与实现

针对实时高速信号处理要求,设计并实现了一种基于FPGA的高速流水线结构的基4FFT处理器。根据各种不同基算法的运算量、硬件面积和控制复杂度,选定按时间抽取的基4算法,同时采用单路延时反馈(Single-path Delay Feedback,SDF)流水线结构,提高了处理速度。通过Verilog HDL语言进行模块化描述和验证,结果表明,该FFT处理器具有较高性能。     

雷达电子战系统的宽带数字波束形成实时实现

雷达电子战信号系统中宽带数字波束形成算法在工程中难以实时实现。要满足算法实时性要求主要面临两个瓶颈:其一是长点FFT运算量较大,难以实时实现;其二是多波束电子扫描时运算模块间实时数据传输量过大,难以保证实时传输。提出了一种应用在基于RapidIO总线信号处理平台的宽带数字波束形成的实时实现方案。该方案采用了FFT的二维分解算法,利用分模块流水线方法实现了长点FFT实时运算。采用分频段宽带数字波束形成算法,有效减少了多波束电子扫描时运算模块间实时数据传输量。该方案应用在基于RapidIO总线的数字信号处理平台的实时性能分析和算法仿真结果验证了该方案的可行性。该方案在雷达电子战系统应用中具有一定的理论研究意义和工程应用前景。     

基于FPGA的新型浮点FFT处理器设计

针对现有FFT算法结构复杂、难以并行扩展的问题,提出了一种改进的FFT算法,在此基础上设计了一种基于浮点运算的FFT处理器,并进行了仿真验证。结果表明,新算法大大简化了系统结构,减少了系统的硬件开销,非常容易并行实现,且显著提高了运算效率,完成一次N点的FFT运算只需要N/2个时钟,完全满足实时信号处理的要求。     

基于FPGA的FFT算法研究

本文针对目前数字信号处理中广泛采用的快速傅里叶变换FFT(Fast Fourier Transform)算法采用软件编程来实现的应用现状,在对FFT算法进行分析的基础上,研究基于FPGA(Field Programmable Gate Array)芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核来定制FFT功能,最后分别使用Quartus Ⅱ和matlab软件开发工具验证实现.     

基于FPGA的信号小波实时处理方法

根据小波去噪的原理及特点,提出了用FPGA实现小波实时信号处理的方法。实验结果证明采用FPGA实现小波信号处理能在低信噪比的情况下有效去除噪声,同时能够满足信号处理系统的实时性要求。     

基于FPGA的快速傅立叶变换(FFT)处理器的设计

文章针对目前数字信号处理中大量采用的快速傅立叶变换(FFT)算法采用软件编程来处理的应用现状,在对FFT算法进行分析的基础上,给出了用FPGA(Field Programmable Gate Array)实现的8点32位FFT处理器方案,并得到了系统的仿真结果.最后在Altera公司FLEX10K系列FPGA芯片上成功地实现了综合.     

基于超大规模FPGA的FFT设计与实现

在宽带数字接收机中,需要对数字检波输出的信号流进行实时FFT运算。提出了一种用于宽带数字接收机的基于Xilinx的Virtex-IV芯片的高速FFT的设计与实现方法,采用了多级串行流水线结构及优化的数据存取方式,设计出用单片FPGA实现了2048点实数的FFT方案。其完成2048点FFT的时间约为4.57μs,能很好地满足系统处理的实时性要求,在工程实践中有很大的应用前景。     

基于CORDIC算法的高速基-4FFT处理器设计

针对目前数字信号处理中对高速傅里叶变换(FFT)的要求,进行了FFT算法研究,采用基-4算法来实现FFT处理器;设计了对称乒乓RAM结构,提高了FFT处理器的连续运算能力和运算速度;采用CORDIC算法代替复数乘法器,用移位加法实现了复数乘法运算,减小了系统资源占用,提高了系统速度,设计了防溢出控制结构,在不增加系统延时的基础上,提高了运算精度;采用AL-TERA公司FPGA进行了验证,仿真结果表明该FFT处理器最大工作频率可达168.86 MHz,能满足高速实时处理的要求。     

基于FPGA的FFT处理器的设计与验证

介绍一种基于FPGA，选择FFT的基一2DIT处理算法，在ISE6．2I开发平台上完成32位浮点运算的FFT信号处理器设计：利用Modelsim工具软件对系统的逻辑综合和时序进行仿真，并将系统的结果与Matlab计算结果相比较，验证了设计结果的精确性；实验表明利用FPGA实现FFT，运算速度快，可以满足高速信号处理的应用场合。     

FFT实时谱分析系统的FPGA设计和实现

采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶颈的出现;整个系统采用FPGA实现,实验表明,该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,可以广泛地应用于数字信号处理的各个领域。     

星载海洋雷达高度计中基于FPGA的FFT运算模块的实现及性能分析

FFT运算是星载海洋雷达高度计实时跟踪处理的重要步骤，现代高分辨率雷达高度计要求处理速度更高，这时如果采用软件来进行FFT运算会导致处理时间过长。考虑到上星的需要，提出了一种采用FPGA技术来硬件实现高度计的FFT运算方法，理论和实验结果证明，采用此技术完全能满足高度计有关精度和处理速度的要求，解决了高分辨率星载雷达高度计控制中的一项关键的技术问题。     

基于DSP+FPGA+ASIC的实时红外图像处理系统

设计了一种高性能实时红外图像处理系统。针对红外探测系统,提出了DSP FPGA ASIC的图像处理架构,采用FPGA(EP1S10)实现非均匀性校正等图像预处理,自主研制的ASIC芯片实现图像多级滤波处理,DSP(TMS320C64X)实现红外小目标检测算法,构成处理能力强、接口可靠稳定的图像处理系统。实验测试表明,该实时红外图像处理系统工作稳定、可靠,满足系统性能指标的要求。     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

CCD信号采集系统中PCI接口设计

针对高速CCD信号采集系统中数据传输量大的特点,介绍了一种简单易用的高速数据采集系统中的PCI总线接口解决方案,论文采用FPGA实现PCI总线接口和PCI用户逻辑,提高了系统的集成度和可移植性,使高速的A/D转换器有高速的总线与其相匹配,有效的解决了数据的实时高速传输问题,为信号的实时处理提供了方便。     

基于双DSP的高压无功补偿装置设计与实现

本文提出了一种由基于双DSP的高压电力无功补偿(SVC)装置设计方案。采用双处理器并行处理结构,一个DSP负责进行各回路交流信号的采样、滤波、FFT迭代计算,另一个DSP负责实时控制、人机交互与远程通讯;二者协同工作,显著提高无功补偿(SVC)装置的处理性能。     

一种基于FPGA和DSP的高性能PCI数据采集处理卡设计

本文介绍一种基于FPGA和DSP的高性能PCI数据采集处理卡的电路原理设计和PCI接口软件设计。该数据采集处理卡主要采用TI公司的TMS320C6416数字信号处理器和XILINX公司VIRTEX2系列的XC2V1000FPGA芯片,可以灵活的在FPGA和DSP中实现各种信号处理算法程序,从而满足四路模拟信号高速采集和实时处理需求。     

FPGA+双 DSP结构的雷达信号采集处理系统设计

提出了一种基于PCI总线的采用FPGA 双DSP结构的雷达信号采集处理系统,FPGA芯片XCVIOOE负责控制采样并作为信号的预处理单元,双超级哈佛结构(SHARC)数字信号处理器ADSP21065L构成高速处理单元,PCI接口芯片PCI9054实现标准的32位PCI总线接口,构成了一个用于高频地波雷达信号采集处理的通用标准化硬件平台。该方案充分发挥了不同处理器件的优点,具有运算能力强、接口方便和编程灵活的特点。实验证明,系统能够满足高频地波雷达信号实时采集处理的要求。     

反坦克弹光纤惯导嵌入式信号采集系统设计与实现

针对战术导弹通用惯性导航系统应用需求设计了一种基于光纤陀螺与石英加速度计传感器的信号同步采集与实时处理硬件系统,完成了方案设计,对各子模块进行了功能划分与指标分配,采用 DSP+FPGA的嵌入式硬件平台架构,实现了三通道电流到频率脉冲的高精度模/数转换,陀螺仪、加速度计敏感的载体三维角运动、线运动测量信号的同步采集与实时处理功能,具有小型化、通用性强的特点,对样机实现的性能指标验证和测试结果符合设计要求。     

高性能并行FFT处理器的设计与实现

提出一种高性能并行快速傅里叶变换(FFT)处理器的设计方案,采用4个蝶形单元进行并行处理,利用改进的无冲突操作数地址映射方式,保证每个周期同时读取和写入16个数据。给出该处理器的FPGA实现,性能评测结果表明,与其他FFT处理器相比,该并行FFT处理器的性能较优,能满足实际应用需求。     

基于PXIe总线的多DSP并行信号处理模块设计

随着数字信号处理设备在测试系统内的广泛应用,使得单颗DSP芯片的性能已无法满足日益增长的对处理速度的要求;设计的并行多DSP模块,集成了四片高端浮点DSP芯片和一片高性能FPGA芯片,其通过优化DSP簇拓扑结构、增强DSP簇数据缓存能力、扩展DSP簇数据传输通道等技术手段,使模块具备了强大的信号处理能力和灵活的应用开发方式;模块并行处理能力达到单DSP性能的3.6倍以上;该模块支持PXIe、RapidIO、Infiniband、光纤等多种高速接口,数据传输速率达到16Gbps可应用于雷达信号处理、合成仪器、软件无线电系统等多种测控系统。