共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
基于0.6μmCMOS工艺设计了一种新型的pH值传感器。多晶硅和双层金属电极形成复合的悬浮栅结构,Si3N4钝化层作为敏感层。传感单元为W/L=500μm/20μm的PMOS管,其阈值电压随溶液pH值线性变化,并通过恒定PMOS管源漏电压和源漏电流控制电路转换成PMOS管源电压线性输出。PMOS管源电压线性输出范围达到4.6V,很好满足在不同pH值溶液中测试的要求。采用波长396nm紫外灯管照射来消除浮栅上电荷,增大阈值电压并有效调整溶液栅电压线性区工作范围。紫外照射后溶液栅电压可偏置在0V,减少溶液中噪声影响。CMOSpH值传感器的平均灵敏度为35.8mV/pH。 相似文献
3.
IGBT及其子器件的几种失效模式 总被引:1,自引:0,他引:1
本文通过案例和实验,概述了叫种IGBT及其子器件的失效模式:MOS栅击穿、IGBT—MOS阈值电压漂移、IGBT有限次连续短路脉冲冲击的积累损伤和静电保护用高压npn管的硅熔融。 相似文献
4.
高k栅介质MOSFET电特性的模拟分析 总被引:2,自引:0,他引:2
对高k栅介质MOSFET栅极漏电进行研究 ,确定栅介质的厚度 ,然后使用PISCES Ⅱ模拟器对高k栅介质MOSFET的阈值电压、亚阈斜率和Idsat/Ioff进行了详细的分析研究。通过对不同k值的MOSFET栅极漏电、阈值电压、亚阈斜率和Idsat/Ioff的综合考虑 ,得出选用k <5 0且Tk/L≤ 0 .2的栅介质能获得优良的小尺寸MOSFET电性能。 相似文献
5.
阈值电压、栅内阻、栅电容是碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)的重要电学参数,但受限于器件寄生电阻、栅介质界面态等因素,其提取过程较为复杂且容易衍生不准确性。文章通过器件建模和实验测试,揭示了MOSFET的栅电容非线性特征,构建了电容-电阻串联电路测试方法,研究了SiC MOSFET的栅内阻和阈值电压特性。分别获得栅极阻抗和栅源电压、栅极电容和栅源电压的变化规律,得到栅压为-10V时的栅内阻与目标值误差小于0.5Ω,以及串联电容相对栅源电压变化最大时的电压近似为器件阈值电压。相关结果与固定电流法作比较,并分别在SiC平面栅和沟槽栅MOSFET中得到验证。因此,该种电容-电阻法为SiC MOSFET器件所面临的阈值电压漂移、栅极开关振荡现象提供较为便捷的评估和预测手段。 相似文献
6.
7.
2D Threshold-Voltage Model for High-k Gate-Dielectric MOSFETs 总被引:1,自引:1,他引:0
给出包括栅电介质与耗尽层区域的边界条件和二维沟道电势分布.根据这个电势分布,得出高k栅介质MOSFET的阈值电压模型,模型中考虑短沟道效应和高k栅介质的边缘场效应.模型模拟结果和实验结果能够很好地符合.通过和一个准二维模型的结果相比较,表明该模型更准确.另外,还详细讨论了影响高k栅电介质MOSFET阈值电压的一些因素. 相似文献
8.
通过求解二维泊松方程推导了一个简洁的短沟道 MOS的阈值电压模型 ,得到的 DIBL因子可用于分析参数对短沟道效应的影响。模拟的结果能很好地与数值模拟器 MINIMOS的结果符合 相似文献
9.
10.
通过将衬底和栅极连接在一起实现了MOSFET的动态阈值,DTMOS与标准的MOSFET相比具有更高的迁移率,在栅极电压升高时DTMOS阈值电压会随之降低,从而获得了比标准的MOSFET大的电流驱动能力。DTMOS是实现低电压、低功耗的一种有效手段。 相似文献
11.
A novel current-mode voltage reference circuit which is capable of generating sub-1 V output voltage is presented. The proposed architecture exhibits the inherent curvature compensation ability. The curvature compensation is achieved by utilizing the non-linear behavior of gate coupling coefficient to compensate non-linear temperature dependence of base-emitter voltage. We have also utilized the developments in CMOS process to reduce power and area consumption. The proposed voltage reference is analyzed theoretically and compared with other existing methods. The circuit is designed and simulated in 180 nm mixed-mode CMOS UMC technology which gives a reference level of 246 mV. The minimum required supply voltage is 1 V with maximum current drawn of 9.24 μA. A temperature coefficient of 9 ppm/℃ is achieved over -25 to 125 ℃ temperature range. The reference voltage varies by ±11 mV across process corners. The reference circuit shows the line sensitivity of 0.9 mV/V with area consumption of 100 × 110 μm2. 相似文献
12.
An improved breakdown voltage (BV) SOI power MOSFET with a reduced cell pitch is proposed and fabricated. Its breakdown characteristics are investigated numerically and experimentally. The MOSFET features dual trenches (DTMOS), an oxide trench between the source and drain regions, and a trench gate extended to the buried oxide (BOX). The proposed device has three merits. First, the oxide trench increases the electric field strength in the x-direction due to the lower permittivity of oxide (eox) than that of Si (esi). Furthermore, the trench gate, the oxide trench, and the BOX cause multi-directional depletion, improving the electric field distribution and enhancing the RESURF (reduced surface field) effect. Both increase the BV. Second, the oxide trench folds the drift region along the y-direction and thus reduces the cell pitch. Third, the trench gate not only reduces the on-resistance, but also acts as a field plate to improve the BV. Additionally, the trench gate achieves the isolation between high-voltage devices and the low voltage CMOS devices in a high-voltage integrated circuit (HVIC), effectively saving the chip area and simplifying the isolation process. An 180 V prototype DTMOS with its applied drive IC is fabricated to verify the mechanism. 相似文献
13.
论述了纵向对称双硅栅薄膜 MOSFET的等电位近似模型的研究 ,通过对该器件建立泊松方程 ,并利用在阈值电压附近硅膜中的等电位近似 ,得到了这种对称双硅栅 MOSFET器件的电流模型 ,并在不同参数下对该模型进行了模拟 ,最终得到 Ids-Vg 曲线 相似文献
14.
A bimodal effect of transconductance was observed in narrow channel PDSOI sub-micron H-gate PMOSFETs,which was accompanied with the degeneration of device performance.This paper presents a study of the transconductance bimodal effect based on the manufacturing process and electrical properties of those devices.It is shown that this effect is caused by a diffusion of donor impurities from the NC region of body contact to the PC poly gate at the neck of the H-gate,which would change the work function differences of the polysilicon gate and substrate.This means that the threshold voltage of the device is different in the width direction,which means that there are parasitic transistors paralleled with the main transistor at the neck of the H-gate.The subsequent devices were fabricated with layout optimization,and it is demonstrated that the bimodal transconductance can be eliminated by mask modification with NC implantation more than 0.2 m away from a poly gate. 相似文献
15.
通过电介质物理和数学方法,对氮化硅陶瓷的极化机制进行了研究,将氮化硅介电常数看作是电子位移极化、离子位移极化及热离子极化3个部分的贡献总和,且成功解释了α-Si3N4和β-Si3N4间的介电常数差。研究发现,在微波条件下,介电损耗主要来源于弛豫损耗及电导损耗,分析了其在不同温度段的主要作用,且计算了介电常数温度系数。通过一些微观参数建立了氮化硅介电常数及介电损耗随温度的变化关系和影响因素模型,与实验值符合较好。 相似文献
16.
报道了对SiC MOSFET阈值电压漂移评测方法的研究结果。在器件物理层面上分析了造成器件阈值电压发生漂移的原因,MOS界面陷阱、近界面陷阱、固定电荷以及可移动电荷都会影响阈值电压的漂移。为了衡量器件工艺水平,精准评测器件的阈值电压漂移量,搭建测试平台进行了阈值电压漂移量测试。通过试验发现,阈值电压在应力的作用下既会发生漂移也会恢复,偏置电压去除与阈值电压测试之间的时间间隔非常重要。对阈值电压漂移量的测试应在同样的电压扫描方式、同样的时间间隔以及相同的温度下进行。 相似文献
17.
为研究功率MOSFET零温度系数点(Zero Temperature Coefficient,ZTC),不同栅极电压对温度系数的影响,本文基于阈值电压和迁移率的温度关系并结合功率MOSFET输出特性模型,得到了随栅极电压变化而出现的三种不同温度系数。利用实际测试验证了温度系数的变化规律,结果表明:在小栅极电压条件下,线性区和饱和区均为正温度系数;随栅极电压增大,线性区先进入负温度系数,饱和区仍然为正温度系数,并因此产生了零温度系数点;随栅极电压进一步增大,线性区和饱和区都进入负温度系数。同时根据测试数据,分析了ZTC在不同栅极电压条件下随温度的变化原因,并基于测试数据讨论了迁移率随栅极电压和温度的变化关系。 相似文献
18.
高温微电子学—Ⅰ:硅器件的高温特性研究 总被引:1,自引:0,他引:1
本文详细介绍了硅器件的高温理论以及制作的进展,分析了MOSFET的高温特性和失效模式,指出了改善MOSFET高温性能和提高上限温度的方法。 相似文献
19.
20.
本文研究了反应溅射的TaN金属栅的电阻,晶体结构和有效功函数(EWF). 原始生长的TaN薄膜具有fcc 结构。经过900 oC后金属退火(PMA),反应溅射时的氮气流量大于6.5 sccm的TaN仍保持fcc 结构,而反应溅射时的氮气流量小于6.25 sccm的TaN显示了微结构的变化。接着测量了用TaN作为电极的SiO2 和HfO2 栅平带电压随TaN反应溅射时氮气流量的变化。结果显示在介电质和TaN的界面会形成一个电偶矩,它对EWF的贡献会随TaN中的Ta/N比、介质层的性质和 PMA条件不同而变化。 相似文献