基于FPGA和CMOS传感器的三维高清实时视频系统

利用现场可编程门阵列(FPGA)高速和并行处理的特点,结合高清CMOS图像传感器,设计基于FPGA的三维高清实时视频处理系统,分析CMOS图像传感器的配置方法以及两路CMOS图像数据的输出处理和图像数据的Bayer格式转换算法.研究并实现了基于FPGA的DDR2SDRAM分时读写操作的处理方法,实现720像素/120Hz三维高清视频图像的实时显示.视频显示清晰稳定,系统延时约为1/30秒.     

基于FPGA的柴油机电控单元HIL系统IO研究与实现

为了明确高压共轨柴油机电控单元(electronic control unit, ECU)硬件在环(hardware-in-the-loop, HIL)系统I/O数据流特性以及减少系统开发时间和成本,提出了基于现场可编程门阵列(field-programmable gate array, FPGA)技术与自制负载板相结合的高压共轨柴油机ECU硬件在环系统方案,并利用LabVIEW FPGA模块开发了HIL系统可重配置I/O,通过分析FPGA底层传感器信号输出和执行器信号输入的I/O特征,设计了底层各I/O模块程序;结合基于AVL/CRUISE M搭建的D30柴油机实时仿真模型,在上位机中利用LabVIEW模拟传感器信号I/O模块和模型信号I/O模块.实验结果表明,HIL系统I/O设计合理,可重配置I/O设备的输出I/O能参数化模拟发动机的传感器信号,输入I/O能成功识别执行器反馈信号,并通过模型信号I/O输入至模型中,从而实现柴油机仿真模型和ECU的闭环控制并证实了系统方案的可行性.     

基于MCU的FPGA系统在线配置及实现

以Altera公司EP1C3T144C8为例,结合当前流行FPGA在线配置制方式,设计了一种基于MCU的CPLD/FPGA串行在线配置方式.MCU采用Atmel公司AT89C2051,E-2 PROM采用Microchip公司24C128,从硬件和软件详细叙述其原理与过程,实现了MCU对EP1C3T144C8配置,MCU配置FPGA速度快、稳定、可靠,系统易升级,灵活性大,保密性强,可广泛用于各种FPGA配置电路中.     

基于FPGA的超高速CameraLink图像传输

基于现场可编程门阵列(FPGA)XC6LX100T设计了两套CameraLink接口传输的硬件平台,提出在实验中结合使用片上调试工具Chipscope和同步发生源模块用于精确测量FPGA中的传输误码的方法,详细对比了基于FPGA设计的CameraLink接口与DS90CR287、DS90CR288A的传输效果。结果表明:相对现今主流CameraLink接口电路,本文使用低压差分对代替大量并行数据线,最高可支持154 MHz像素时钟,单个CameraLink接口的传输速率可达4.31Gbit/s,突破了串并转换芯片传输速率的瓶颈,FPGA直接输出的CameraLink数据可以驱动6m的CameraLink传输线,图像可长时间正常无误显示,设计的系统可应用于各种基于CameraLink接口的传输系统。     

基于PCNN的图像最佳二值分割实现

设计了一种脉冲耦合神经网络(PCNN)结合最小交叉熵理论的图像二值分割算法,可提高监管码识别过程中字符图像二值分割的准确度,并适合于在FPGA上实现.根据不同灰度图像点火时刻不同的特性,使用PCNN算法对图像进行迭代处理,并计算每次处理后的交叉熵.再利用最佳分割图像与原图像的交叉熵最小的理论,确定最佳迭代处理次数,从而得到最佳的二值分割图像.该方法实现了图像的自动分割,效果由于传统的大津(OSTU)算法.提出了该算法在FPGA上实现方案,实验结果验证了方案的可行性.     

基于EAPR的动态部分可重构系统研究及实现

该文采用最新的基于EAPR的动态部分重构的方法,利用IP核构建片上系统的思想,设计出PowerPC405加FPGA的硬件平台设计可重构系统,FPGA采用CompactFlash配置方式,由硬核处理器PPC405控制内部配置访问接口实现动态部分可重构.该设计实现了硬件资源的时分复用,提高了FPGA的利用率,缩短了重配置时...     

基于混合智能算法的彩色图像 模糊颜色聚类分割方法研究

结合模糊技术较好地表达和处理了不确定性问题的特点,提出了一种新的彩色图像模糊聚类分割方法.对于信息量大的彩色图像,提出了采用灰度图像处理在RGB颜色空间的应用的分割方法.在足球机器人视觉系统的软件中,设计模糊聚类混合智能算法(包括遗传算法和蚁群算法)进行图像信息处理.实验结果表明:这种方法能有效提高足球机器人视觉系统的识别与跟踪性能.     

模块化嵌入式五指机器人灵巧手手指控制系统

为开发高度集成的五指机器人灵巧手,提出了采用DSP(Digital Signal Processor)+FPGA(Field Programmable Gate Array)控制结构的模块化嵌入式手指控制系统设计方法。实现了采用单电流传感器检测全桥控制下相电流及相电流过流双保护。为解决手指DSP和FPGA之间如何稳定、高效通信的难题,结合先进先出FIFO(First In First Out)寄存器,设计了基于串行通信接口SCI(Serial Communications Interface)和RS485总线的多中断差分通信系统。实验证明,这种DSP+FPGA控制结构及模块化的设计,使得手指控制部分得以高度集成,同时DLR/HITII灵巧手获得很好的整体性能和稳定性。     

基于FPGA和ARM的AES算法设计和实现

针对于高级加密标准(AES,advanced encryption standard)硬件实现的可重构与效率问题,提出了一种基于现场可编程逻辑器件(FPGA,field programmable gate array)和微处理器ARM(advanced RISC machines)的AES设计方法。基于电子密码本(ECB,electronic code book)操作模式,可完成AES所有标准的加密和解密,并进行了工程实现与验证,可作为IP(intellectualproperty)核使用。为实现理想的数据吞吐率/面积比,结合AES和FPGA的特点,对字节替换和密钥扩展采用查表的优化算法,并提出了列混合的优化结构,在保证运算速度下节约了器件资源。利用FPGA内部自带的双端口可配置随机存取存储器(RAM,random access memory)作为信息与密钥的缓存,解决存储和ARM与FPGA时序问题。在进行资源与速度的分析和与3种典型设计比较后的结果表明,具有最好的吞吐率/面积比。     

基于ISA部FPGA的配置

介绍了一种在PC机上CPU通过总线对现场可编程门阵列（FPGA）进行配置的方法,使用这种方法对于个基于计算机总线的使用现场可编程门阵列（FPGA）的系统设计来说十分方便,其中FPGA的功能配置无需加载电缆就可以进行,使整个系统的配置,调试能够同步进行,实现这一通过PC机CPU直接对FPGA进行功能配置的关键是在FPGA的功能设计中包含了一个测试电路,其输出作为配置成功的一个反馈信号。     

基于FPGA的微波着陆系统中频接收机

由于仪表着陆系统和伏尔着陆系统在技术上和使用上所存在的局限性,使微波着陆系统MLS(Microwave Landing System)得以迅速的发展.文章介绍了微波着陆系统基本工作原理,同时提出了适合FPGA实现的算法,给出了系统的结构框图,以及测试的结果.实测结果达到了系统的性能指标.     

一种基于DSP技术的动态图像高速采集系统的设计

为实现对视频数据快速准确的采集,提出了一种以DSP FPGA为基础的数字信号处理方法.由DSP构成的数字信号处理系统以数字信号处理为基础,FPGA作为主要的控制单元,具有与其他以现代数字技术为基础的设备接口方便、数字部件易于高度集成、系统精度高的优点,使其得到广泛的应用.文章在介绍了系统组成及基本原理的基础上,详细讨论了采集部分的结构和FPGA的控制逻辑、DSP中断取数功能的实现.这种设计具有功能集成、实现简单、修改方便等优点,能得到满意的图像结果.     

基于DBF的空中多目标跟踪算法的FPGA实现

数字波束形成技术在多飞行器测控及卫星移动通信中有广泛的应用,但现有的实现方案还存在很多缺点。以均匀圆阵为接收天线阵,在分析单脉冲跟踪算法原理及CORDIC算法原理的基础上,提出了一种基于CORDIC算法与数字波束形成技术相结合的FPGA实现方案,并使用QuartusII软件进行了仿真分析,结果表明该方案可行、有效。     

MIMO-OFDM系统定时同步算法的FPGA设计

对多入多出-正交频分复用（MIMO-OFDM）系统中基于训练序列的定时同步算法进行了阐述,着眼于系统定时同步算法的硬件实现,对通过FPGA（现场可编程门阵列）实现定时同步算法的复杂度按照单位时间内乘、加次数的方法进行了分析;为降低系统中定时同步算法在FPGA实现过程中的复杂度,对单个定时同步模块内部子模块以及多个定时同步模块间的关系进行了研究,提出了MIMO-OFDM系统定时同步算法的简化实现方案,并对简化方案在Xilinx公司的VirtexII Pro系列FPGA中的资源使用情况进行了统计。研究表明,简化实现方案可以用于MIMO-OFDM系统定时同步算法的硬件实现。     

基于FPGA的UART模块设计与实现

介绍了UART的基本特点，提出了一种UART收发器的FPGA实现方法，实现了FPGA与其他数字系统的直接通信，测试结果表明用该UART模块实现的串行通信高速、稳定、可靠．     

面向科学计算程序的向量化

针对FPGA实现指数运算时,CORDIC方法计算范围小而多项式逼近需要较多乘法器的问题,设计了一种基于组合-移位的指数运算FPGA实现方法。通过对查找表中元素的线性组合逼近自变量,将其映射为对应指数函数值的相乘(加减移位),实现准确的指数运算。仿真结果表明,该指数运算的FPGA实现方法以较少的资源占用保证了指数运算的精度和速度,取得了良好的实现效果。     

基于Hilbert变换的单边带调制系统及FPGA实现

为解决单边带调制方法因在载波调制技术中难以实现而不被广泛应用的问题,对单边带调制方法进行了研究,提出了基于Hilbert正交变换的单边带调制算法,以及该算法的FPGA（Field Programmable Gate Arrays）实现。建立了Matlab的系统分析模型,采用DSP Builder设计了单边带调制程序,并通过Modelsim对该程序进行了仿真,得到了理想的单边带调制的波形。仿真结果表明,100阶有限冲击响应滤波器可以理想地逼近Hil-bert变换器。该算法共占用了15%的FPGA系统资源,有效降低了使用成本,并且在声频定向扬声器中获得了实际应用。     

一种基于离散Hopfield神经网络的SoC嵌入式 操作系统软/硬件划分方法

SoC（System-on-a-Chip ）系统芯片的嵌入式操作系统(Embedded Operating System)软/硬件自动划分（SoCEOS划分）是一个NP完全问题,也是SoC软/硬件协同设计的一个关键步骤,它决定了SoC-EOS功能的软/硬件实现,其划分结果直接影响到SoC产品的开发效率和质量。引入了SoC-EOS划分问题的一个新模型,这有助于理解SoCEOS划分问题的本质。提出了一种基于离散Hopfield神经网络的SoC-EOS划分方法,重新定义了神经网络的能量函数、运行方程和相关系数。最后,对该方法进行了仿真实验,并同遗传算法和蚂蚁算法进行了性能比较。实验结果表明,提出的神经网络方法是可行的和有效的。     

基于Lorenz系统的离散分析与FPGA实现

以现场可编程门阵列(field-programmable gate array,FPGA)和IEEE754标准为基础,设计出能产生Lorenz混沌信号的数字电路. 首先,根据Euler法、Runge-Kutta法,分别将系统方程离散化. 然后,利用Verilog HDL语言编写程序,运用Xilinx软件、Modelsim软件将程序综合、编译、检测. 最终,将生成的bit文件烧录到FPGA中,通过示波器观测系统的混沌态与非混沌态. 对比论证不同算法的实现效果,得出二阶Runge-Kutta法是实现经典混沌系统的FPGA仿真的最优离散方法,为后续混沌信号在数字化领域的进一步发展提供参考和依据.     

基于FPGA的四翼超混沌系统同步及其保密视频通信

对广义增广Lü四翼超混沌系统进行分析,采用非线性控制同步方法实现该超混沌系统的自同步,理论分析所设计的非线性同步控制器的正确性和有效性。对该超混沌系统及其非线性控制同步进行FPGA硬件电路设计与实现,硬件试验结果和数值仿真结果及理论分析结果一致。提出一种基于该超混沌系统非线性同步的混沌掩盖保密视频通信方案,并对该保密通讯方案进行field programmable gate array硬件试验,试验结果表明:该保密通信方案有效、可行,并具有良好的保密性。