CMOS可预置双边沿触发器的设计及其应用

本文从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出一种基于CMOS传输门的双边沿触发器设计,并设置了它的直接预置控制端以使达到实用的要求。该触发器已用PSPICE程序模拟验证了具有完整的功能。使用该触发器设计时序系统的实例被演示。对模拟所得数据的计算结果表明,与采用相同功能的单边沿触发器的系统比较,由于工作频率减半可使采用双边沿触发器的系统功耗明显降低。     

低功耗双边沿触发器的逻辑设计

本文从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出双边沿触发器的设计思想与基于与非门的逻辑设计．用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能,能够正常地应用于时序电路的设计,并且由于时钟工作频率减半而导致系统功耗的明显降低．     

绝热无比型动态触发器和同步时序电路综合

该文从电路三要素理论出发研究低功耗电路，定量描述绝热无比型动态记忆电路。绝热无比型动态触发器利用电容接收和保存信息，避免目前绝热电路中电容上的信息得而复失的现象，其中绝热D和T'触发器只用6管，带‘与或非’输入的绝热D触发器只用9管。在上述理论基础上该文提出绝热无比型动态同步时序电路综合方法，用此法设计出绝热5421BCD码十进制计数器，仅用32管，总功耗小于一个PAL－2N四位二进制计数器的功耗，计算机模拟验证该文方法正确。     

低功耗以边沿触发器的逻辑设计

本文从消除时钟信号冗余跳为而致的无效功耗的要求出发,提出双边沿触发器的设计思想与基于与非门的逻辑设计。用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能,能够正常地应用于时序电路的设计,并且由于时钟工作频率减半而导致系统功耗的明显降低。     

利用MRAM技术实现工作频率达400MHz的非易失性逻辑电路

NEC公司开发出实现零待机功耗SoC所需的关键技术——“非易失性磁性触发器（MFF）”。该技术可以大幅降低数字消费类设备及便携设备的待机功耗,如可使普通的蓝光／DVD录像机的待机功耗降至原来的几十分之一。     

触发器的性能和功耗的分析与比较

触发器性能和功耗的提高对整个电路的设计有极其重要的作用,为了设计出高性能低功耗的电路,优化触发器性能和功耗的设计显得极为重要。对触发器的各种参数进行阐述,对一些典型的触发器进行分析和比较,对有关论文中提出的几种低功耗的触发器进行介绍和部分比较,也对以后触发器的发展方向进行展望,为以后合理地利用现有的标准单元库的触发器和提出更高性能的触发器做下铺垫。     

SRAM泄漏功耗分析和估算

SRAM的泄漏功耗是超大规模集成电路设计中需要满足的一个重要指标,对SRAM泄漏功耗的估算也是设计中需要解决的一个重要问题.通过分析SRAM的结构组成,建立各组成部分在不同工作状态下的泄漏功耗模型,利用建立模型进行功耗估算.仿真结果表明,建立的模型能够对不同尺寸的SRAM的泄漏功耗进行快速的估算,而且误差可以接受.     

ASIC功耗估计和分析技术

功耗已越来越成为ＡＳＩＣ设计中必须考虑的重要因素。评述了对ＡＳＩＣ电路的各种功耗估计和分析方法，展望了功耗分析和估计技术的发展，为低功耗设计提供参考。     

一种面向健壮性的瞬时功耗建模方法

为了支持通用系统的功耗建模,提出一种以健壮性为目标的RT级瞬时功耗建模方法,即在特定的误差限制下,可以适用于更多的应用情况。对于一个给定的电路模块,首先构造反映电路结构特征的启发式函数进行功耗分类,对每个分类采用常数标识功耗;然后对启发式进行组合,进一步提高功耗模型的健壮性。从实验结果来看,健壮性比已有的功耗模型提高了10％到20％。     

智能卡抗DPA的硬件解决方案研究

智能卡在执行算法过程中泄露功耗信息。差分功耗分析（DPA）者利用这些信息就可以分析出加密的密钥,其危害远大于传统的数学分析手段。目前有很多软件的手段来防止差分功耗分析,但这些方法相对比较复杂。本文针对硬件层次的几种防差分功耗分析的方法进行了分析研究。     

卫星移动通信终端的低功耗设计

低功耗设计是电子产品设计的重要环节,特别是对工作在野外环境的卫星移动通信手持终端类产品而言,低功耗设计是延长终端待机时间和使用寿命的重要途径。在对通信产品整机及各类组成单元功耗产生原理分析的基础上,分别从整机、单元电路、主要元器件及FPGA代码设计等几个方面入手,讨论了采用通用元器件设计的卫星通信终端的低功耗设计方法,并给出了改进设计后的低功耗设计效果。     

IGBT功耗计算及其优化的研究

绝缘栅双极晶体管(IGBT)因具备双极和功率MOSFET两种特性的独特优势,在超高电压电力传输、新能源的开发利用等方面获得广泛应用。但目前国内IGBT发展滞后,且其功耗性能及优化一直是国际上功率器件领域内研究的热点和难点。在先前研究的IGBT模型的基础上,对PSpice软件仿真所得的实验数据利用一种新的计算方法,对IGBT的静态功耗和动态功耗进行了定量计算,并与实际IGBT的功耗值进行对比。结果表明,两者的数据基本一致,同时对IGBT功耗的优化进行了探讨研究。     

FPGA设计中功耗的分析与仿真

FPGA的应用越来越广泛,随着制造工艺水平的不断提升,越来越高的器件密度以及性能使得功耗因数在FPGA设计中越来越重要。器件中元件模块的种类和数量对FPGA设计中功耗的动态范围影响较大,对FPGA的电源功耗进行了分析,并介绍了如何利用Altera公司的PowerPlay Early Power Estimator这一工具在设计前期尽可能准确地估计功耗并通过估计功耗对硬件设计进行优化选择。     

基于电源管理技术降低嵌入式系统功耗的研究

嵌入式处理器产品既要求提高其性能又要求降低功耗,这是互相矛盾的两个方面。但是,高性能处理必须增加计算复杂度并加快时钟速率,如果采用权宜之计的节省功耗设计方案,是很难实现的。介绍利用B lackfin数字信号处理器系列产品固有的动态电源管理方法来管理功耗,以便在具体的嵌入式应用中优化性能与功耗的关系,较好地解决降低嵌入式系统功耗问题。     

NB-IoT功控方式和低功耗技术分析

蜂窝物联网NB-IoT是目前运营商的重点建设网络,其发展前景和应用需求也在不断扩大,其中,低功耗是NB-IoT最重要的技术特点之一,是促进网络和应用发展的重要因素。本文在介绍NB-IoT网络结构、主要技术的基础上,重点介绍NB-IoT的功控方式及如何实现低功耗,并分析其中的影响因素和参数,对NB网络功控方面提出建议。     

单片电路应用的超低功耗E型GaAs MESFET研究

本文从器件的几何、材料和工艺参数出发，获得了低功耗低噪声增强型ＧａＡｓＭＥＦＥＴ模型的等效电路元件值。研究了器件的几何、材料和工艺参数及ＲＦ性能和直流功耗的关系，给出了ＥＦＥＴ物理参数的最佳取值范围，可为超低功微订成电路中有源器件的设计提供依据。     

"零功耗"待机电源控制技术的实现

分析了降低待机能耗的非主流方案及其存在的问题,提出了相应的硬件结构,并给出了应用该方案所取得的实际结果.     

一种FPGA低功耗工作的实现方法

FPGA(Field-Programmable Gate Array)即现场可编程门阵列,作为专用集成电路(ASIC)领域中的一种半定制电路,具有成本低、可在线编程等优势,其并行运算的特点适用于大规模信号处理和数据计算等场合.随着近年来FPGA内部逻辑单元数量的提高以及片上系统的出现,应用范围更加广泛,功耗也相应增加.本文提出了一种FPGA低功耗工作的实现方法,利用外部CPU管理FPGA的电源电路,在FPGA程序挂起时降低动态功耗,特别是对需要电池的便携设备电池供电产品,可有效延长工作时间.     

基于Android系统网络耗电量优化方法的研究

鉴于Android系统网络耗电量过大而导致的电池工作时间过短问题的提出,为降低网络功耗,对Android手机上网时的耗电量进行测试与统计,测试结果表明手机上网时的耗电量比手机关闭网络的耗电量大,开启网络上网后关闭屏幕仍可能会产生不必要的网络耗电量。针对这个问题提出了一种软件优化Android系统网络耗电量的方法,当检测到手机屏幕关闭时,通过软件控制来关闭网络。该方法减少了不必要的损耗,从而延长了电池的工作时间,具有良好的实用性。     

航天器低功耗电源控制器测控单元设计

本文针对航天器电源控制器智能化、低功耗等方面的设计需求,对电源控制器遥测遥控接口单元采用智能化控制设计,依托微处理器内部软件来执行电源系统全任务周期的控制和管理,提高电源系统的效率、可靠性、自主管理能力,并降低系统的静态功耗。