片上系统设计中的事务级建模方法

本文论述了片上系统设计与验证中存在的一些问题,如系统架构探索与评估、软硬件协同仿真等,介绍了用来解决这些问题的可执行规格、可执行平台、多抽象层次混合建模与验证等较新的观念和方法,最后着重介绍了基于软硬件统一的建模语言SystemC的事务级建模方法。     

事务级AHB总线模型研究*

为了克服RTL级AHB总线模型的局限性,提出了采用标准C++扩充的软硬件统一建模语言SystemC构建事务级的AHB总线模型的方法。该方法利用端口来连接模块和通道,利用通道来实现接口中定义的方法。经仿真验证,时序完全符合AHB总线标准,运行速度远高于RTL级下的同类模型。该模型可以有效地克服软硬件协同设计中的时间瓶颈,提高SoC的设计效率,降低设计复杂度,缩短芯片产品的上市时间。     

基于SCV的事务级验证建模

结合SystemC验证库(SCV)的特点，提出了一种新的事务级验证模型，对其中部分主要模块进行了描述。该模型具有事务级交易记录、结果自检测以及随机测试等特性，通过该模型能够构建事务级验证平台。通过RAM实例，描述了验证平台的构建过程。     

片上系统并行建模的软件开发方法研究

作为片上系统描述的语言库,SystemC允许定义可执行的硬件虚拟平台原型且已成为工业上的标准,但其串行模拟内核的固有属性仍无法充分利用对称多处理器(SMP)的计算能力。针对该问题,提出一种从底层内核引擎到高层建模的软件开发方法。该方法通过并行编程改进内核调度算法以实现真正的并行模拟内核,并结合接口方法调用(IMC)机制和SystemC的分层通道概念,提出一种事务级快速开发的软件开发体系。实验表明,利用该方法建模片上系统可提高模拟速度,且在工程上有较高的开发效率。     

周期精确/位精确的Cache事务级建模方法

对于片上系统(SoC)架构设计,寄存器传送级建模仿真速度慢,而采用C语言建模达不到所需的精度要求。针对上述问题,基于电子系统级(ESL)设计方法,提出一种通用的周期精确/位精确的高速缓存(Cache)事务级模型。该模型面向外部接口和内部逻辑分别采用不同的抽象层次进行建模,并构建基于ESL设计的SoC,实现软硬件协同设计。实验结果表明,集成Cache模块的仿真平台运行相应程序所需周期数大幅减少,可达到既定的精度要求。     

基于SystemC的片上网络系统级建模研究

传统的硬件描述语言不适合复杂的基于片上网络的SoC系统级建模,作为IEEE 标准的SystemC语言,比已有的HDL语言在系统级建模与软硬件协同设计方面具有优势,更适合于SoC系统级建模.文中讨论了片上网络特点,分析了SystemC适应于片上网络建模的优点,并使用SystemC构建了一个片上网络的系统级仿真模型.该片上网络采用环行拓扑,基于存储-转发的路由,由链路和路由器构成.该模型可以方便地完成对片上网络多个参数进行修改,完成性能验证.     

SoC通讯体系结构的高层建模技术研究

片上通讯设计是SoC系统设计的关键。本文着重从高层建模上研究SOC通讯体系结构设计。首先概述了SoC的通讯体系结构设计,其次介绍了片上通讯体系结构的高层建模方法,然后介绍了高层片上通讯体系结构的快速仿真方法,最后介绍了我们设计实现的Hi-SoComm系统。     

SystemC2.0的事务级建模

采用SystemC2.0,结合AMBA片上总线,探讨了在事务级的建模方法,并结合JPEG2000中的无损小波提升算法给出建模实例。介绍TsystemC2.O通过指令集模拟器建立事务级处理器模型的一般方法和步骤。     

事务级形式验证技术及8051验证模型

提出一种基于事务的用于电路系统的形式验证方法(TBFV)．应用该方法，验证工程师可以在行为级对系统进行验证，无需了解设计的细节．为了对该方法进行示范，验证了8051的RTL级实现，并给出了8051指令集的TBFV模型．     

SOC片上总线综述

在基于IP复用的SoC设计中,片上总线设计是最关键的问题。片上总线提供了IP互联的接口标准．简化了SOC的设计。本文介绍了目前SoC设计中常用的五种片上总线标准,即CoreConnect总线、AMBA总线、Avalon总线、Wishbone总线和OCP总线,分析和比较了它们的特性,并在此基础上阐述其应用领域。     

利用UML-RT序列图支持基于事务的SoC系统级功能验证

SoC基于事务的验证方法面临的一个重要问题是如何设计验证系统级复杂交互行为的事务测试序列。基于场景的序列图是设计人员捕获系统级功能规约的良好方法。本文提出了一种利用UML-RT序列图捕获SoC各个IP核之间的通信协作行为,为基于事务的验证建立高层规约,指导系统级测试序列生成的方法。我们自行开发了一个基于构件的事务验证环境SoC-CBTVE,并在该环境中利用本文的方法对一个典型的SoC设计进行了验证和分析。实验结果表明,利用UML-RT序列图能够捕获SoC系统级IP核之间的复杂通信行为,有效支持SoC系统级功能验证。     

SystemC在SoC总线交易级建模的研究与应用

采用了SystemC，结合SoC片上总线，探讨了在交易级的建模方法，并结合数字视频后处理芯片给出了建模实例。基于SystemC的SoC总线模型有效地克服了SoC软硬件协同设计的时间瓶颈问题，提高了开发效率，缩短了产品的开发周期。     

面向移动医疗芯片的设计研究

便携式医疗仪器与无线通信技术以及网络技术的结合,使移动医疗成为可能。考虑到移动生理参数监测设备的特殊应用条件,面向移动医疗的芯片设计面临低功耗、低频率和低噪声的挑战。本文设计的SoC芯片采用低频率、低噪声、低功耗(三低)的设计方案,主要研究四个方面的内容,即全差分模拟前端、电源管理、人体近端无线通信、数字信号协处理器和系统集成。     

基于SoC的VGA/LCD控制器设计和实现

在集成电路制造工艺进入深亚微米后，片上系统以其性能好、体积小、功耗低的优点得到广泛应用，通过片上总线将各个IP核连接起来。该文介绍了基于SoC的VGA/LCD图形控制器的设计与实现，使用AMBA规范中的AHB总线互连，采用迸发传输、分割传输、ping-pong帧切换以及FIFO时钟控制等技术在保证图像输出的同时，尽可能降低控制器的总线占用率。     

用于DVFS片上系统的全数字SARDLL设计

针对动态电压/频率调整系统芯片中时钟同步问题,设计一个具有宽工作频率范围和固定锁定周期的快速锁定全数字逐次逼近延时锁定环,采用改进的可复位数字控制延时线方法,在减小面积和提高最高工作频率的同时,有效地解决传统全数字逐次逼近延时锁定环的谐波锁定和零延时陷阱问题。整个延时锁定环采用 TSMC-65 nm CMOS工艺标准单元库实现,仿真结果表明,在典型工艺角和25℃情况下,工作频率范围为250 MHz~2 GHz,锁定时间为固定的18个输入时钟周期,当电源电压为1.2 V、输入时钟频率为2 GHz时,功耗为0.4 mW。     

支持平台设计方法的系统芯片协同设计环境

面向基于平台的设计方法,开发了系统芯片软／硬件协同设计环境YH—PBDE．在描述YH-PBDE的总体结构之后,详细介绍了该环境中的三个设计层次与二次映射过程,重点论述了YH—PBDE中基于约束任务流图的系统建模方法、具有初始信息素的蚂蚁寻优软硬件划分算法和基于层次有向无环图的设计约束分配方法．结合具有录音功能的MP3播放器芯片的系统级设计方法,说明了在YH—PBDE中进行系统芯片软硬件协同设计的过程。