共查询到20条相似文献,搜索用时 0 毫秒
1.
2.
3.
本文在分析匹配滤波器的工作原理及制约数字匹配滤波器性能的主要参数后,在文献[5]所给出折叠匹配滤波器的基础上设计了一种改进的折叠匹配滤波器结构,该结构具有更好的可实现性和更少的FPGA资源消耗。该设计已经应用于某型号中频数字化直接序列扩频接收机中,并取得了满意的效果。 相似文献
4.
5.
6.
7.
8.
本文介绍了一种高动态扩频数字接收机中数字匹配滤波器的原理和其基于FPGA的实现方法。改进的数字匹配滤波器的资源消耗仅为折叠匹配滤波器的一半,本文提出的方法适用于高动态环境下扩频信号的长伪码快速捕获。 相似文献
9.
11.
介绍SAW匹配滤波器的基本结构和设计,基于FPGA设计的数字相关器,对前端模数/转换器在采样采得的数据进行希尔波特变换,再与本地序列做相关运算,最后将相关结果送给DSP,供DSP做进一步的处理。阐述了FPGA内部子模块的功能和设计实现方法,对所设计的FPGA数字相关器进行了仿真和校验,结果达到了设计要求。 相似文献
12.
数字滤波器是一种用来过滤时间离散信号的数字系统,通过对抽样数据进行数学处理来达到频域滤波的目的。根据其单位冲激响应函数的时域特性可分为两类:无限冲激响应(IIR)滤波器和有限冲激响应(FIR)滤波器。与IIR滤波器相比,FIR的实现是非递归的,它总是稳定的,更重要的是,FIR滤波器在满足幅频响应要求的同时,可以获得严格的线性相位特性。因此,它在高保真的信号处理,[第一段] 相似文献
13.
扩频接收机中数字匹配滤波器的FPGA实现 总被引:1,自引:0,他引:1
扩频接收机需要完成快速复杂的信号处理,数字匹配滤波器能方便实现扩频信号的解扩处理,是扩频接收机的核心部分。利用FPGA的高速并行处理能力和全硬件实现的特点,采用VHDL与原理图相结合,完成了扩频接收机中数字匹配滤波器的软件仿真和硬件电路设计。测试结果表明,电路工作稳定可靠,提高了处理速度,减少了硬件延时。 相似文献
14.
重点介绍了数字差动匹配滤波器(DDMF)的结构和原理,提出了一种采用DDMF进行PN捕获的方案。研究结果表明:此方案能实现快速捕获,与传统的数字匹配滤波器(CDMF)相比能节约硬件资源。 相似文献
15.
数字匹配滤波器VHDL软核的设计与实现 总被引:1,自引:0,他引:1
匹配滤波器是扩频系统中常用的捕获方法之一。本数字匹配滤波器软核用VHDL语言,采用参数化方法实现。根据数字匹配滤波器的结构,选择扩频码长度、采样点的个数等几个相关的变量作为可变的参数来设计。随时间的推移,还可以选用新的FPGA来降低成本,增加可靠性,或者制作成ASIC。 相似文献
16.
17.
提出了高速数字伪码匹配滤波器的几种实现方案,评估了其性能,比较了方案之间的优劣。模拟及电路综合的结果表明,文中提出的方案可以使器件工作于25MHZ以上的速度,能满足绝大多数现有的系统的要求。 相似文献
18.
四方向上的任意角度扇形数字滤波器的设计 总被引:3,自引:1,他引:2
具有任意角度(扇形所围成的角度)和任意方向(扇形所取方向)的扇形数字滤波器在图像数据压缩和地质、地震等方面的数据处理中有着广泛的应用。目前,大多数的工作多集中于水平及垂直方向的90°扇形数字滤波器的设计,因而有必要研究任意方向上的任意角度的扇形数字滤波器的设计。本文介绍利用McClellan交换法设计具有垂直,水平及±45°方向上的任意角度的扇形数字滤波器的设计方法,垂直水平方向上的扇形滤波器的设 相似文献
19.
文章分析了Chebyshev滤波器的特性,并用Matlab语言中的信号处理工具箱所提供的相关函数设计了Chebyshev数字低通滤波器,使Chebyshev滤波器的设计变得非常简单、直观。 相似文献