5Gsps高速数据采集系统的设计与实现

以某高速实时频谱仪为应用背景,论述了5 Gsps采样率的高速数据采集系统的构成和设计要点,着重分析了采集系统的关键部分高速ADC（analog to digital,模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基础上,采用Xilinx公司ISE软件的在线逻辑分析仪（ChipScope Pro）测试了ADC和采样时钟的性能,实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果,表明系统实现了数据的实时采集存储功能。     

大规模网络数据存储系统的设计与实现

传统网络数据存储系统存在各种各样的缺陷,因此设计并实现了大规模网络数据存储系统.该系统通过A/D网络数据采集模块使用A/D变换器转化网络模拟信号为数字信号,传递至FPGA网络数据接收模块展开接收并处理,处理后的网络数据传递至FLASH数据存储模块,该模块通过读取、擦除、编程等操作保证网络数据的完整性和可靠性实现网络数据...     

大规模网络数据存储系统的设计与实现

当前的网络数据存储系统在处理大规模数据时需要较长时间,增加了网络数据存储周期,存储性能较差。因此设计并实现一种大规模网络数据存储系统,该系统主要包括A/D高速采集模块、FLASH存储模块和FPGA数据接收模块。A/D高速采集模块采集大规模网络数据,采用FPGA数据接收模块对采集到的网络数据进行接收和处理,过滤其中的噪声因素,再将处理好的网络数据保存在FLASH存储模块中。依据三层架构模式设计大规模网络数据存储系统软件架构,并给出了业务逻辑层完成数据传递的关键代码。实验结果表明,所设计的大规模网络数据存储系统具有较高的数据存储和读取速度,能够实现网络数据的负载均衡存储。     

低成本高速波形数据采集仪的设计

从Ａ／Ｄ变换器选择，存储体芯片与降速电路设计等方面介绍了一处低成体的高速波形记录仪的设计方案，按此方案制顾了一台样机，实践证明性能指标完全符合高速波形记录仪的要求。     

基于文件管理的高速存储系统的设计与实现

随着存储设备的高速发展,智能化、高速化、小型化成为不断突破的技术核心。通过增加文件管理模式,设计了高速存储系统。为提高数据传输带宽,使用以太网接口,同时接收多路数据。为保证存储模块重新上电之后可以继续存储通过实时更新存储的操作地址。数据读取时,使用高速串口,提高读出速度。测试结果表明,Flash阵列的数据写入速度为75 Mbyte/s。上位机读取速度为384 Mbit/s,将存储的文件以data文件读出。可见系统准确性高、实用性强,且设备趋向小型化发展。     

水下试验图像数据采集存储系统的设计与实现

图像数据因为其直观反映各种试验中飞行器或结构运动轨迹特征,而越来越受到设计者的重视,针对水下或空中等非地面试验条件,及远距离起控下的图像数据的获取难题,设计了一种以FPGA为核心控制芯片,以工业相机为采集前端,以高速存储及千兆网传输为技术支撑的图像采集及存储传输系统,具有广泛的应用价值。     

基于FPGA的高速数据采集存储系统设计

针对飞行器在飞行状态下需要对外部环境进行识别和参数记录任务,提出基于FPGA的高速数据采集存储方案。通过对AD9254芯片前端电路进行合理设计,实现其对视频信号的高速采集,采样速率为132 Msample/s。利用FPGA静态仿真实现逻辑控制的修正,解决了因内部时钟传输占空比失真而导致误码产生的问题。数据存储采用二级流水线的操作方式,写速率可达62 Mbyte/s。系统设备经地面联试试验已成功应用于工程实践,具有较高的可靠性和稳定性。     

海量异构数据存储系统的设计与实现

iStore海量异构数据存储系统是一个构筑于通用廉价硬件设备上的低成本、高性能、可扩展虚拟的分布式文件系统。iStore的主要目标是作为一个可扩展的、并行海量数据处理平台的基础架构,为上层数据处理和用户访问提供更高效、一致的数据访问能力,并通过灵活的复制策略提高性能和容错。本文描述了iStore系统结构,并介绍了基于iStore应用方案的设计与实现。     

500MHz数据流高速存储的设计与实现

引言 在高速数据采集系统中，有两个关键的技术问题：一是信号的高速A／D变换，主要涉及到采用高速的A／D转换器对模拟信号进行变换，所选择的A／D、时钟质量以及PCB的设计等都对其有重要影响；另一个就是变换后的数据的高速缓存和提取，这个问题主要是解决如何在不同的应用场合选择合适的数据高速存储方案，来实现相对高的性价比。[第一段]     

水下多参量信号采集存储系统的设计与实现

为满足水下重要区域的目标探测需求,解决传统单参量信号的特征判别难、系统鲁棒性低等问题,采用多参量信号采集存储系统获取水下多物理场信息。通过对水下电场与水下声场信号的预处理、采集、存储,为信息综合分析提供稳定可靠的数据源,并利用千兆网口实现数据快速传输。通过样机研制和外场试验,验证该系统可以稳定工作,获取水下微弱电场信号与声场信号,实现海洋信息综合感知。     

DMA方式声信号数据采集系统

本文介绍了用于声信号的DMA方式的数据采集系统,它可顺序地对八路模似信号进行采集,采集频率最高可达45kHz,并能同微机并行工作。它可广泛地应用于电视、录音机的电声指标测试及各种声信号的采集分析处理等。     

基于FPGA的高速数据采集系统设计

为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。     

基于VxWorks的数据采集存储装置设计

为提高水下自动数据采集存储装置的稳定性和可靠性,采用PC104总线的A/D采集模块和嵌入式计算机构成装置硬件,基于实时多任务操作系统VxWorks对数据采集卡进行初始化、任务初始化,实现了任务间通讯、数据采集、数据存储任务,完成了数据采集存储装置设计调试.该装置成功应用于海洋环境测量,能长期稳定可靠运行.     

四通道高速数据采集系统设计

为满足合成孔径雷达中对宽带I,Q基带信号数据采集存储的迫切需求,介绍了一种基于高速AD器件,以大容量FPGA为核心的高速数据采集系统设计方法。利用高速ADC器件实现对宽带I,Q信号采样,FPGA完成AD的参数配置、高速数据缓存及各种时序控制,实现了四通道500MSPS的高速数据同步采集与传输。测试结果显示：系统动态范围大,信噪比高。系统为标准6U插件,电路实现简单、使用灵活,已成功应用于多个雷达系统中完成各项实验。     

基于FPGA数据采集控制系统的设计与实现

该设计使用Altera公司的Cyclone系列的EP2C5T144C8作为主控器,采用VHDL语言以及使用Quartus_II_9.0平台设计数据采集控制系统。采用ADC0809作为模数转换器,DAC0832作为数模转换器,采用四位一体共阴极数码管作为显示装置。在程序设计中,用状态机控制ADC0809来采样,根据外部按键的状态来确定所需显示的数据,通过改变DAC0832的参考电压,实现了极性输出。测试结果表明,系统整体比较稳定,采样具有较高的精度和速度。     

基于AD7828和TMS320F206的多通道高速数据采集系统设计

8b高速AD转换器AD7828具有每通道50kHz采样速度，本文详细介绍了他的工作原理，同时介绍了他与DSP芯片TMS320F206和AM29F040B-120PC的接口设计方案。最后提到了多通道高速数据采集系统设计过程中的注意事项。     

基于凌阳单片机的嵌入式数据采集系统的设计与实现

数据采集是信息处理的重要环节，针对具有慢变特性的目标信号在复杂噪声环境下的检测设计了一个基于凌阳16位单片机SPCE061A的嵌入式数据采集系统。该系统将数据采集技术与单片机技术相结合，以凌阳16位单片微处理器SPCE061A为核心，配以适当的外围芯片与接口电路，设计实现的嵌入式数据采集系统可实现对8路数据进行可变采样频率的采集。系统硬件设计和软件编制与调试在凌阳公司的u．’nSP IDE180集成开发环境下完成。实际应用表明，该数据采集系统具有较强的可靠性与抗干扰能力。     

实验室无线数据采集系统的设计

文章以射频芯片CC2540为核心,构建一个低功耗、低时延的无线数据通信网络,将实验室负载工作电流、温度、湿度等物理量实时传送到上位机。文中给出了系统硬件电路及上、下位机软件设计。测试表明系统数据传输稳定、准确,设计方案有效、可行。     

EV8AQ160型ADC在2.5 Gsps双通道高速信号采集系统中的应用

针对某高速实时频谱仪中的高速模数转换器(ADC)的应用,基于信号采集系统硬件平台,介绍了一种最大采样率可达5 Gbps的高速8位A/D转换器EV8AQ160。该器件内部由4路并行的ADC构成,各路ADC可并行工作也可交错工作。详细描述了EV8AQ160在交错模式下的工作原理,介绍了其在某双通道高速信号采集系统中的应用,给出了EV8AQ160与Xilinx公司Virtex-6 FPGA的接口设计方案以及系统结构框图,并用ISE的在线逻辑分析仪(ChipScope Pro)测试了ADC性能。把ADC输出的数据存储在DDR3中,然后进行FFT变换,进而分析ADC的信噪比及有效位数,实测表明整体指标达到设计要求。