MAX＋plusⅡ中LPM中LPM宏单元的使用方法

介绍了LPM宏单元的技术特征及几种使用方法，为广大读者更好地利用LPM宏单元去设计电路。     

MAX+plus中LPMⅡ宏单元的使用方法

介绍了 PL M宏单元的技术特征及几种使用方法 ,为广大读者更好地利用 LPM宏单元去设计电路。     

MAX+plusⅡ中LPM宏单元的使用方法

介绍了PLM宏单元的技术特征及几种使用方法,为广大读者更好地利用LPM宏单元去设计电路.     

参数化模块库技术在航电系统数据通讯中的应用

某型作战飞机航电系统数据通讯采用1553B总线。介绍总线系统的组成,讨论其通讯功能的硬件及软件实现的问题。此外在软件部分提出一种利用LPM技术简化设计过程实现数据通信的新方法。航电系统数字电路模块采用LPM技术设计,以LPM为基础宏单元模块实现原理图的图形输入。在校验阶段结合计数器实例说明基本数字电路模块时序仿真的实现。最终整个系统设计在工作性能方面完全满足航电系统的通讯要求。此输入方法设计先进、通用性好、自动化程度高,与功能强大的硬件描述语言相配合,可广泛应用于复杂的可编程逻辑器件以及在线可编程逻辑门阵列等数字系统设计中。     

基于Innovus混合放置的布局规划方法优化

随着集成电路后端设计中宏单元数量增多，传统布局规划方法效率低且耗时，而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足，提出了一种优化的MP布局规划方法，通过控制宏单元通道空间和标准单元密度大小、固定边界宏单元位置及脚本修复TSMC芯片集成检查(TCIC)违例的方法解决MP技术存在的问题。研究结果表明，优化的MP方式保留了MP技术的性能、功耗和面积(PPA)优势，且相比于传统方式布线长度优化了28%,时序违例优化了65%,功耗优化了6.09%。该方案可为多宏单元大规模设计的布局规划提供参考。     

应用LPM简化CPLD器件开发的探讨

随着EDA技术的发展,数字逻辑系统的规模越来越大、集成度也越来越高,而产品的上市时间日益缩短。面对如此压力,设计者单纯地应用硬件描述语言或原理图来应付,并不是一件简单的事情。通过引入支持LPM的EDA软件工具,设计者就可以快速地设计出结构独立且硅片利用率高的产品。以基于LPM ROM设计的7段显示译码电路为例,详细阐述了应用LPM模块简化CPLD器件开发的方法。     

系统跟踪宏单元在高性能SoC系统调试上更具优势

Core Sight TM系统跟踪宏单元(System Trace Macrocell,STM)在7方面要明显优于仪表跟踪宏单元(Instrumentation Trace Macrocell,ITM)。对于在高性能FPGA架构中采用了ARMCortex-A9应用处理器的现代So C FPGA,从性能到数据质量,STM是更适合的调试宏单元。本文讨论这些不同之处。     

Femtocell——3G网络家庭覆盖解决方案研究

文章简要介绍了Femtocell技术产生的背景,对Femtocell设备、网络架构及相关协议作了分析,通过仿真详细说明了Femtocell同宏单元相比的优势,提出了Femtocell所面临的技术挑战和解决方法。     

MGS—CMOS宏单元模块自动生成系统

本文介绍一个CMOS宏单元模块自动生成系统,该系统根据宏单元的电路描述,经过逻辑综合后自动完成布局、布线工作。并将布图结果转换成版图描述文件,从而实现了宏单元建库及模块生成的自动化。为了保证布通率及生成模块的正确性,系统提供了交互布图环境和模块正确性验证工具。     

对GAL器件输出逻辑宏单元使用的探讨

探讨了通用阵列逻辑（ＧＡＬ）器件输出逻辑宏单元（ＯＬＭＣ）的配置和工作原理，还探讨了在编写源件时可能出现的错误及其原因，进而给出了输出逻辑宏单元的使用和管脚设定的规则。     

利用LPM设计数字系统的方法研究

探讨了利用MAX plusⅡ的LPM设计数字系统的方法问题，介绍了MAX plusⅡ的LPM系列，并利用一个常用的函数：lpm fifo，快速完成FIFO的设计。     

基于混合摆放技术的布局规划

随着集成电路工艺技术的进步,集成电路的设计规模变得越来越大,设计中含有数目众多的宏单元,从而加大了后端实现中布局规划的难度。如何更好更快地完成标准单元和宏单元混合模式电路的布局规划,使得芯片性能达到最优,成为亟待解决的一个问题。本文介绍了一种由工具自动将标准单元和宏单元同时摆放的布局流程——混合摆放布局流程,并与传统布局流程进行了对比,通过在实际项目上的应用和对最终结果分析,证明了混合摆放布局流程可以提高后端布局规划的工作效率并可使得芯片的性能得到很大提升。     

基于门阵的宏单元自动生成技术及其应用

基于门阵列的宏单元(Gate-Array-Based Macrocell)库是门阵自动设计系统不可分割的一部分,并对其设计效率和设计成功率有着重要影响.Gmacro是清华大学计算机系设计开发的门阵自动设计系统(MALS)中的一个工具,用以实现一层半、双层金属CMOS门阵宏单元从门级结构描述到版图的自动综合.本文将针对Gmacro的构造及其中采用的技术,尤其是版图综合中的算法等做一较详细的介绍.     

一种带权动态调整的总体布线算法及其实现

本文对现有的总体布线方法及宏单元阵列总体布线问题进行了详细分析,提出了一种基于带权动态调整思想的适合于宏单元阵列一层半和双层版图模式的总体布线算法,其目标是合理地利用已确定的布线区域,使各线网均匀地分布在芯片上,获得尽可能高的布通率。     

业界最佳性价比的128宏单元CPLD—MACH5—128

AMD公司最新推出的128宏单元 复合式可编程逻辑器件M5-128 具有速度快、I/O选择多、封装型式多样化以及开发简便等诸多优点。本文拟就其性能特点及开发方法作一简要说明。 M5-128是AMD公司高性能、高密度可编程逻辑器件M5系列中第四个面世的。以它为基础,客户可使192-512宏单元的器件来移植128宏单元的设计。 下面逐项列出M5-128的性能特     

国内要闻

砷化镓600门门阵列电路问世中国科学院上海冶金研究所最近在微电子技术研究方面获重大进展,研制成功了具有重要应用价值的SDFL 600门砷化镓门阵列集成电路,并建立了600门门阵列对应的宏单元库、砷化镓ASIC电路实用设计库     

全球WCDMA第二季度增长21％中国3G市场成主力

在中国联通WCDMA网络部署工程的推动下，设备供应商之一的爱立信公司在今年第二季度宏单元无线接入网设备收入有所增长，从而继续保持着业界市场占有率第一的位置。除爱立信以外，RAN设备收入增加的还有华为技术有限公司和中兴通讯公司。在今年第二季度中，全球宏单元无线接人网设备的销售收入达到了99亿美元，比上一季度增长了13％。而中国WCDMA、     

ASIC的实现：全定制IC和半定制IC

ＡＳＩＣ是一种非常有用的集成电路门类。它的实现技术主要分为全定制和半定制。本文介绍了实现ＡＳＩＣ的主要技术：门陈列，标准单元，宏单元，ＰＬＡ，ＰＬＤ，ＦＰＧＡ等。最后，简单地讨论了ＡＳＩＣ的工具：计算机及其应用软件。     

逻辑加密卡模拟宏单元电路分析

介绍了逻辑加密卡模拟宏单元电路的结构，详细阐述了该电路中ＥＥＰＲＯＭ及电荷泵的工作原理。     

厂商特讯

Altera新款CPLD在成本和功耗上锐减CPLD技术发展15年来,其体系结构一直未见大的改进和突破,传统的宏单元结构在0.22微米以下已经没有可发展的空间。受限于成本,功耗以及密度等因素,CPLD市场增长缓慢。Altera新的0.18微米MAXII系列CPLD器件摒弃了之前的宏单元体系结构,采用了其FPGA系列的查找表(LUT)逻辑结构,和上一代MAXCPLD产品相比,新系列的成本降低了一半,功耗是原来的十分之一,而且容量增加了四倍,性能提升了一倍。Altera市场高级副总裁ErikCleage表示,MAXII器件可以取代小容量的FPGA、ASSP和ASIC。为CPLD市场…