共查询到16条相似文献,搜索用时 78 毫秒
1.
为了减少浮空P区IGBT结构的栅极空穴积累,改善结构的电磁干扰(EMI)噪声问题,从而提高结构电磁干扰噪声与开启损耗(Eon)之间的折中关系,研究提出了一种具有多晶硅阻挡层的FD-IGBT结构。新结构在传统结构的浮空P区上方引入一块多晶硅阻挡层,阻挡层接栅极,形成与N型漂移区的电势差。新结构在器件开启过程中,多晶硅阻挡层下方会积累空穴,导致栅极附近积累的空穴数量减少,从而降低浮空P区对栅极的反向充电电流。通过TCAD软件仿真结果表明,相比于传统FD-IGBT,新结构开启瞬态的过冲电流(ICE)和过冲电压(VGE)的峰值分别下降26.5%和8.6%,且在栅极电阻(Rg)增加时有更好的电流电压可控性;相同开启损耗下,新结构的dICE/dt、dVCE/dt和dVKA/dt最大值分别降低26.5%,15.1%和26.1%。 相似文献
2.
为了解决浮空P区IGBT器件在小电流开启时存在较大EMI噪声的问题,提出了一种低阻空穴路径结构的IGBT。新结构在浮空P区中引入P+层以形成高低结,在开启过程中,较低电势的P+层加强了浮空P区空穴沿空穴路径地流出,呈现出低阻空穴路径,从而降低位移电流对栅极地充电,使得器件有较低的EMI噪声。仿真结果表明,在相同的开启功耗下,该结构相对于普通空穴路径的IGBT结构,能够明显降低器件的d IC/dt的最大值,抑制了器件的EMI噪声。 相似文献
3.
本文提出了一种具有P型浮空层的新型槽栅IGBT结构,它是在之前所提的一种积累层沟道控制的槽栅IGBT(TAC-IGBT)基础之上引入了一浮空P型层。此结构在维持原有TAC-IGBT低的正向导通压降和更大正向偏置安全工作区(FBSOA)的同时,减小了器件的泄漏电流,提高了器件的击穿电压,也使得器件的短路安全工作区大大提高,且制造简单,设计裕度增大。仿真结果表明:对于1200V的IGBT器件,具有P型浮空层的新型槽栅IGBT结构漏电比TAC-IGBT小近一个量级,击穿电压提高近150V。 相似文献
4.
传统沟槽型4H-SiC IGBT中关断损耗较大,导通压降和关断损耗难以折中。针对此问题,文中提出了发射极区域含有低寿命区,同时集电区引入阶梯型集电极的LS-IGBT结构来降低器件的关断损耗。通过同时控制集电区注入的空穴载流子数量和P基区载流子的寿命,在基本维持器件击穿电压的前提下降低器件的关断损耗。使用Silvaco Atlas器件仿真工具对改进结构进行特性仿真分析,并与传统结构进行对比。仿真结果显示,在击穿电压一致的前提下,新结构的关断损耗提升了84.5 %,同时器件的导通压降降低了8.3 %,证明了设计思想的正确性。 相似文献
5.
针对绝缘栅双极晶体管(IGBT)在过电流关断测试中被烧毁的问题,设计了三种不同的横向电阻区结构。为了分析器件的失效机理,研究不同结构横向电阻区对过电流关断能力的影响,借助Sentaurus TCAD仿真工具构建了器件模型,模拟了器件的整个过电流关断过程。对三种结构器件在过电流关断过程中的内部关键物理参量的变化情况进行分析,发现不同长度的横向电阻区对空穴的抽取效率不同,进而可以影响到电流密度分布。当电阻区增加到一定长度时,可以有效提升过电流关断能力,避免器件烧毁失效。 相似文献
6.
7.
屏蔽在高压大电流环境中抑制电磁干扰的应用 总被引:3,自引:0,他引:3
屏蔽是抑制电磁干扰的一种主要方法,它对提高电子设备工作可靠性有着十分重要的作用。针对延时电路高压大电流的电磁兼容问题,通过对实际工作电路的测试和比较,分析了延时电路的电磁干扰及屏蔽技术在抑制高压大电流回路电磁干扰中的作用,初步得到了抑制电磁干扰的屏蔽措施,并证明了该屏蔽措施对抑制高压大电流放电干扰的有效性。 相似文献
8.
Igor Mucha 《Analog Integrated Circuits and Signal Processing》1999,20(1):43-62
A proposal for a class AB switched current memory cell, suitable for ultra-low-voltage applications is presented. The proposal employs transistors with floating gates, allowing to build analog building blocks for ultra-low supply voltage operation also in CMOS processes with high threshold voltages. This paper presents the theoretical basis for the design of VT0n = | VT0p | = 0.9VV_{T0n} = \left| {V_{T0p} } \right| = 0.9V
for the n- and p-channel devices. Both hand calculations and PSPICE simulations showed that the designed example switched current memory cell allowed a maximum signal range better than ±18 A with a supply voltage down to 1 V, and relatively small device dimensions. In spite of the relatively large signal processing range, the class AB operation of the cell enabled a very low quiescent current consumption, 1 A in this design, resulting in a very high current efficiency and effective power consumption, as well as good noise performance. 相似文献
9.
介绍了噪声对电路的影响,阐述了噪声与电磁兼容性的关系,提出了降低噪声的基本方法以及用电磁兼容的手段消除数字电路中噪声的措施。 相似文献
10.
11.
提出近场辐射电磁干扰模态测试方法,设计近场模态检验测试系统,采用近场电磁场头对待测设备进行扫描式测量,获得待测设备的近场电磁场分布情况,并根据测得电磁场强度大小可分析得到待测设备的辐射EMI模态。实验结果表明,该方法可对电子电路的近场辐射EMI模态进行有效识别和检验,分别得到近场辐射共模噪声和差模噪声EMI模态,为辐射电磁干扰噪声的抑制提供有益参考。 相似文献
12.
13.
14.
微网是现代智能电网的精华,具有经济性、环保性与切换灵活性,但存在涡流损耗状况。系统结合超导磁场储能技术实时预测并控制涡流损耗,首先给出预测控制模型,并通过漏磁场和电网导体损耗测算绕组线圈的涡流损耗;研究预测控制拓扑模型,实验波形,电机震荡状态和微网涡流谐波关联。实验结果表明该技术能提升微网供电稳定性,实时预测和控制涡流损耗。内外环调控能在开关频段、边带和倍频周围产生较大的谐波量,减小涡流损耗,保证运转效率与能量。 相似文献
15.
16.
综合应用锁相环(PLL)、直接数字合成(DDS)等技术,设计一种具有宽频带、小频率步进、高稳定性、低相位噪声等特点的频率合成器。主要技术指标为:频率步进1 Hz,最大频率控制误差优于4.5×10-4Hz,在10 kHz处相位噪声为-100 dBc/Hz。与传统的多环路设计方法相比,新的设计更能够满足高集成度、低成本、灵活通用的需求。并且可极大提高电路调试效率。 相似文献