一种基于卡尔曼滤波的背景更新算法

在基于视频的运动目标检测过程中．经常使用背景差法来检测运动目标．在背景差法中，背景的实时更新是很重要的一个部分．直接影响到检测效果。在研究过去的背景更新方法的基础上，提出一种基于卡尔曼滤波的方法来更新背景，并且把背模使型和当前帧图像的均值和方差等参数与目标检测结果相结合．实现了较好的背景更新结果。算法的复杂度抵、实时性好，能够适应工程的需要。     

一种基于卡尔曼滤波的背景更新算法

在基于视频的运动目标检测过程中,经常使用背景差法来检测运动目标。在背景差法中,背景的实时更新是很重要的一个部分,直接影响到检测效果。在研究过去的背景更新方法的基础上,提出一种基于卡尔曼滤波的方法来更新背景,并且把背景模型和当前帧图像的均值和方差等参数与目标检测结果相结合,实现了较好的背景更新结果。算法的复杂度低、实时性好,能够适应工程的需要。     

一种多运动目标检测方法在FPGA上的实现

运动目标的检测已在众多的领域得到了广泛的应用,但是由于嵌入式处理器自身的速度限制,该应用主要集中在PC机上。使用一种改进的基于纹理的算法用于背景提取。采用高速的FPGA实现,通过对基于局部二元模式直方图算法的改进,使该算法适合硬件实现,通过一个图像块硬件结构的实现,在FPGA上同时实现12个图像块并行处理,使系统处理速度有了很大的提高。     

一种盲多用户检测算法的FPGA实现

根据盲多用户检测的LMS算法原理,结合ADLINE神经网络提出一种新的盲用户检测算法,并根据算法运算的特点,选用Xilinx公司Virtex-4器件,对此算法进行FPGA实现。仿真结果和方案表明：硬件描述中调用了DSP48IP核,在实现方式上采用流水线技术,特别适合数字信号实时处理,在时钟频率和资源利用等性能上比传统的实现方式提高了很多。     

基于卡尔曼滤波的背景更新算法

在基于视频的运动目标检测算法中,背景差分法是一种常用的算法,可是由于时间推移,外部光照和阴影发生变化,会导致背景不断发生变化,因此背景的更新是很重要的一部分,直接影响到目标检测的提取效果。该文提出了基于卡尔曼滤波的背景更新算法,实时实现背景更新,通过滤波器分出运动目标扰动,得到背景模型序列。算法简单,能较好的处理光照变化,有效的实现背景更新。     

一种基于改进型CORDIC算法的数控振荡器

在对传统CORDIC算法进行改进的基础上,讨论了一种基于改进型CORDIC算法的NCO实现方法,该设计占用资源少、运算速度快、易于扩展。仿真结果证明该设计具有较高的性价比。     

基于FPGA的Mean Shift跟踪算法实现

实际应用中对目标跟踪的实时性要求越来越高。针对这个问题,设计并实现一种基于FPGA的Mean Shift跟踪系统。针对FPGA硬件平台的浮点运算复杂度高的特点,对核函数和权重计算进行优化,使用定点运算替代浮点运算。在处理同样分辨率的视频/图像数据时,与通用CPU E7400相比,该系统可使得性能有很大的提升。采用此方法大大提高了Mean Shift跟踪算法的计算速度,满足实时性的要求。     

一种混合式高动态范围AGC算法与FPGA实现

基于接收机的应用提出了一种混合式高动态范围AGC算法。该算法由射频前馈与中频反馈算法组成,借助现场可编程门阵列得以实现。在该算法的控制下,以射频开关、数控衰减器、检波器、可变增益放大器为核心器件,实现了一种输入动态范围110 dB、灵敏度-100 dBm、输出功率为-19 dBm的自动增益控制环路。     

基于FPGA的混合高斯背景建模实现

为了解决PC机上高清视频运动目标检测的实时性瓶颈问题,设计了一种基于FPGA的运动目标检测系统.系统采用基于自适应混合高斯背景模型的背景差分法,对环境扰动具有很好的适应性.本设计应用于1 280×1 024高清视频的运动目标检测,针对硬件实现的特点,对OpenCV混合高斯背景模型算法进行改进和适当的参数定点化,设计了适...     

基于FPGA的改进型FIR滤波器的实现

利用分布式算法对FIR滤波器的硬件实现进行了探讨,在数乘累加的理论上,对分布式算法的串行、并行和拆分查找表法的FPGA硬件实现方法进行了研究。结合FPGA查找表结构,兼顾资源及运行速度的要求,用拆分查找表的方法设计了16阶8位常系数FIR滤波器,并在Quartus Ⅱ 5.0下进行仿真,仿真结果验证了该算法的有效性和实时性。     

快速中值滤波算法的改进及其FPGA实现

针对传统中值滤波算法排序量大、速度慢且处理效果模糊的问题,在快速中值滤波算法的基础上,提出了一种加入阈值比较、且具有更高并行流水结构的改进算法,并在现场可编程门阵列(FPGA)硬件平台上实现了该算法。实验结果表明,改进的快速中值滤波算法不仅减少了比较的次数,还更好地保护了图像的细节,可满足图像预处理对实时性的要求。     

基于FPGA的改进DES算法的实现

介绍了DES算法原理,详细分析了子密钥生成、S盒和轮函数的设计.将DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度;简化子密钥与原始密钥的生成关系,实现子密钥在迭代过程的动态分发;利用双重case语句实现S盒的变换功能,加快算法执行速度.运用硬件描述语言Verilog,采用自项向下的设计思想,...     

基于CORDIC算法的QAM调制系统的FPGA实现

提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度.用Verilog HDL对本设计进行了编程和功能仿真,仿真结果表明,本设计具有一定的实用性.     

交互多模型扩展卡尔曼滤波算法的FPGA实现

对用于纯方位角度跟踪问题的交互多模型扩展卡尔曼滤波(IMMEKF)算法进行了研究,将其转换为适于硬件实现的形式。在此基础上,给出了基于现场可编程门阵列(FPGA)的实现方案,并讨论了硬件实现的资源优化和时间优化问题。软硬件仿真结果表明:IMMEKF硬件算法能够实现对单目标的纯方位角度跟踪,并且在保证与软件仿真具有相当精度的前提下能大幅减少运算时间。     

基于加减交替法除法器的FPGA设计与实现

设计并实现了一种基于加减交替法的除法电路,着重介绍除法器的工作原理,给出了除法器的电路结构.仿真和实验结果均表明,该除法器运算快速、准确.FPGA时序分析表明,除法器的工作频率可到85.16MHz.该电路设计简洁、高效,可应用于嵌入式系统或工业控制中.     

DWT域数字水印算法的FPGA实现

根据离散小波变换原理的特点,提出了一种基于DWT域的数字水印算法,并用FPGA硬件实现其中关键部分的DWT变换。详细介绍了相关模块的设计和时序,并对整个系统进行了综合仿真,验证了设计的正确性。分析与仿真结果表明,与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。     

基于改进型CORDIC算法和FPGA的DDS实现

在FPGA平台上实现了一种基于改进型CORDIC算法的新型DDS。采用三级旋转结构来提高旋转方向的并行计算速度,改进旋转结构中每一级数据处理位数并采用并行流水线方式以降低算法运行所需时间,使用进位保存算法完成基本迭代单元计算,并在实现上采用4-2压缩器,减少基本电路时延。通过ModelSim仿真和Matlab性能分析,所设计的DDS具有分辨率高、速度快和频谱杂散小等优点。     

基于并行结构的DOA聚类算法及FPGA实现

脉冲到达角（DOA）是脉冲信号分选中可利用的重要参数。目前,利用DOA进行的脉冲分选都是基于传统的串行聚类算法,实时性能差。本文针对阈值分割的聚类方式,设计了一种基于并行流水结构的实时聚类算法,使单个DOA的聚类可在单周期内完成,并通过对聚类数目分裂过多的情况进行控制,保证了算法的稳定性和有效性。文章还介绍了算法在FPGA上的实现方法,以及应用在XilinxV2P芯片上的实时性能,并对其聚类性能进行了比较分析。     

高效结构的多输入浮点乘法器在FPGA上的实现

传统的多输入浮点乘法运算是通过级联二输入浮点乘法器来实现的,这种结构不可避免地使运算时延和所需逻辑资源成倍增加,从而难以满足高速数字信号处理的需求。本文提出了一种适合于在FPGA上实现的浮点数据格式和可以在三级流水线内完成的一种高效的多输入浮点乘法器结构,并给出了在Xilinx公司Virtex系列芯片上的测试数据。     

一种改进Turbo码译码器的FPGA设计与实现

提出了一种基于MAX-Log-MAP算法的更有效减小译码延时的方法,通过并行计算前向状态度量和后向状态度量,将半次迭代译码延时缩短一半,而译码性能没有损失,同时也减小了硬件实现中的时序控制复杂度。仿真表明,该方法有效降低了译码的延时,并且性能没有损失,具有较高的实用价值。