卷积码编译码的Matlab仿真及其性能研究

提出了一种（2,1,7）卷积编码及其维特比（Viterbi）译码的软件实现方案,在Matlab环境中应用软件技术实现了（2,1,7）卷积码的Viterbi译码器功能。测试证明,该Viterbi译码算法在低信噪比下的误码率仍能达到10^-6。     

可编程Viterbi译码器设计与实现

卷积编码作为一种优秀的信道编码方式,已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中,Viterbi译码性能较优。Viterbi译码是一种最大似然译码算法,不仅译码速度快,而且其硬件实现简单。提出了一种专用指令集处理器架构,能够支持多种约束长度的Viterbi译码,为通信系统在信道编解码方面做出了有益的尝试。设计了专用的处理器架构,并对(2,1,7)格式的编码进行了ASIC实现,对两种设计的性能进行了对比,可编程Viterbi译码器的最大工作频率为123 MHz。     

Viterbi译码器的并行优化设计

本文提出了一种(2,1,9)卷积编码及其Viterbi译码的软件实现方案。该方案应用软件技术实现了卷积码维特比译码器功能,在程序实现中充分运用了蝶形运算、周期性回溯等卷积码的固有特性,获得了Viterbi译码输出。重点对蝶形运算和维特比算法进行了SSE并行优化。仿真实验表明,此方案可大幅提高译码效率,缩短处理时间。     

基于FPGA的高速并行Viterbi译码器的设计与实现

针对319卷积编码,提出一种Viterbi译码器的FPGA实现方案。该方案兼顾了资源消耗和译码效率,通过有效的时钟和存储介质复用,实现了高速并行的译码功能,并利用Verilog语言在Xil-inx ISE 6.2中进行了建模仿真和综合实现。     

卷积编码及基于DSP的Viterbi译码器设计

卷积编码是前向纠错的差错控制编码方法之一, Viterbi译码是卷积码的一种杰出的译码算 法，它是一种最大似然算法，适于硬件实现．本设计中的Viterbi译码器是构建在台湾智源 科技的DSP芯片FD216之上的．在对Viterbi译码器测试时取一幅图像文件作为数据源，并用 软件方法模拟高斯白噪声信道．DSP芯片卓越的性能为我们提供了更深入的开发潜力.     

基于卷积码的盲音频水印算法研究

提出了一种基于提升小波和卷积码的盲音频水印算法。原始音频信号经过提升小波变换后,选取中低频小波系数进行自适应水印嵌入。水印在嵌入前经过卷积编码和交织预处理,以提高水印系统的抗干扰能力。为了增强算法的鲁棒性,水印提取时采用了软判决Viterbi译码。实验结果表明,该水印算法具有较好的性能。     

基于TMS320C54X的RS+交织+卷积的级联纠错码

纠错编码被广泛应用在各种数字通信、数字广播和数字存储系统中。随着单片机、DSP和FPGA等器件的发展,越来越容易在各种通用硬件平台上实现纠错编码。本文基于TI的54系列DSP,实现由常用RS码、卷积编码、Viterbi解码、交织技术构成的级联码,并提供编码原理和实现方案。     

应用于LTE-OFDM系统的Viterbi译码在FPGA中的实现

在OFDM系统中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中采用Viterbi和Turbo加速器来实现前向纠错。提出一种在FPGA中实现的基于软判决的Viterbi译码算法,并以一个(2,1,2)、回溯深度为10的软判决Viterbi译码算法为例验证该算法,在Xilinx的XC3S500E芯片上实现了该译码器,最后对其性能做了分析。     

吉比特里所码和卷积码级联译码器设计

针对60-GHz无线个域网,提出了一种吉比特里所码和卷积码级联译码器架构。在推荐级联架构中,里所码和卷积码分别作为外码和内码,通过交织器级联。采用基于Viterbi算法的8路并行卷积译码结构和基于RiBM算法的里所码译码结构,实现了超高速级联译码器。在TSMC 0.13μm CMOS工艺下,该译码器以0.135 nJ/bit和5.19 mm2的能耗资源开销实现了高达2 Gb/s的吞吐率。     

Viterbi改进算法研究

Viterbi译码算法是最大似然译码。论文所研究的改进Viterbi算法,不但保持了原有Viterbi算法的特性,而且在减少译码路径的情况下,能较好地解决突发错误信道中,原Viterbi译码算法则性能急剧下降的问题。通过在编码信道模型上的仿真表明,已知正确的约束位越多,分布的越密,则提高的性能越明显。     

微型飞行器移动通信系统的研究与实现

传统的数字通讯方式已不能充分满足微型飞行器移动通信系统低质量、低功耗、低误码率、高抗干扰性的需求,必须设计最佳的编码、译码和硬件实现方案来满足这些需求.通过分析比较非线性卷积编码比线性分组码在微型飞行器移动通信系统中所具有的优势,提出了把卷积编码以及维特比译码应用于微型飞行器信道传输巾的具体方法,并通过把编码和解码程序移植到微型飞行器的处理器上,对处理器的工作性能进行优化,极大地改善了微型飞行器移动通信系统的性能.     

第三代移动通信中卷积码解码方法研究及应用

本文研究了移动通信系统中比较重要的一种前向纠错码——卷积码,并提出了采用FPGA实现卷积码解码的Viterbi算法实时实现,给出了硬件实现的逻辑框图,并提供了该实现在W-CDMA系统中的计算机性能仿真结果。     

基于卷积码的数字水印算法

文章利用水印系统与通信传输模型的相似性,在图像数字水印算法中引入卷积编码技术。水印在嵌入前经过卷积编码和交织处理,以提高其抗误码能力。水印的嵌入选择在DCT域图像中频进行,并采用了系数随机置乱的方法,来增强防伪性。提取水印时采用软判决维特比译码,增强了算法的稳健性。计算机仿真结果表明,该文的算法具有很好的性能。     

LTE系统中咬尾卷积码的编译码算法

介绍了LTE系统中的咬尾卷积编码器,分析了该编码器的增益,在众多译码算法的基础上研究咬尾卷积码的几种译码算法,通过MATLAB对这几种译码算法在不同信道环境、不同长度数据块的情况下进行性能仿真,并对仿真结果进行分析。从性能和复杂度这两个角度考虑, 两步维特比算法较适合作为LTE通信系统中咬尾卷积码的译码方法。     

TD-SCDMA中Viterbi译码器的硬件设计与实现

维特比译码器是人们广泛采用的卷积码的译码器,在IS-95,GSM,3GPP中都有广泛的应用,本文根据TD-SCDMA卷积码编码方案设计了一种采用软判决方式的维特比译码器,并在实际芯片中得到了应用.     

一种卷积码维特比译码算法的软件实现

提出了数字通信系统中一种卷积码译码的软件实现方案,该方案应用软件技术实现了卷积码维特比译码器功能,在程序实现中充分利用了卷积码的特性,运用蝶形运算,周期性的回溯以得到译码输出。在程序设计上采用了一些宏定义等处理方法,可以提升运算速度,是一种软件方法的前向纠错编码技术。     

G3-PLC前向纠错编码的性能分析与改进

针对G3标准中卷积码的码率单一且码率较低,数据速率损失大的问题,分析了G3标准的正交频分复用(OFDM)低压电力线载波通信系统模型,提出了一种基于RS编码、卷积编码、增信删余编码以及重复编码和二维时频交织的前向纠错编码设计方案,并重点介绍了利用增信删余方式来提高码率的方法。最后通过对该方案的仿真实验得出,在该方案下卷积码的码率由1/2提高到了2/3,在不增加译码复杂度的情况下提高了数据速率,能够实现有效而可靠的通信,可广泛应用于低压电力线通信。     

MB-OFDM UWB通信系统维特比解码器的实现

提出一种应用于多波段正交频分复用(MB-OFDM)超宽带通信系统的维特比解码器的设计方案,分析MB-OFDM所采用的卷积/凿孔码及相应的维特比解码算法的性能。为了达到系统要求的最高数据传输率、保持硬件开销的经济性,结合滑动窗口和折叠2种方法设计解码器的硬件结构。在低速工作模式下,部分处理单元被禁用,以节省功耗。该设计经Xilinx Virtex-4 FPGA验证,最高译码速率可达432 Mb/s。