一种基于FPGA和DSP的视频处理系统

该文介绍了一种基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）的实时视频处理系统,此系统以FPGA为数据缓冲和逻辑控制单元,DSP为图像数据处理单元.该文介绍了此视频处理系统的整体结构,详细讨论了从色空间RGB到YCbCr的转换,并给出了转换前后的图像对照.同时也介绍了视频数据流的缓冲处理,以及DSP和FPGA轮流对双口RAM的控制,最后介绍了用DSP实现图像压缩的过程.通过此系统的实现可以看出,使用FPGA实现视频处理系统的控制,可以提高系统的性能,同时使得系统的适应性和灵活性强,设计调试方便.     

基于DSP控制多画面分割器的设计与实现

介绍了基于Philips PNXl700 DSP控制的多画面分割器平台的系统组成。采用了主控DSP对多路从DSP视频输入画面进行实时监控和FPGA合成多路视频画面的各部分功能模块的设计方案,同时分别给出了它们的硬件组成和软件实现设计。     

MPEG-4系统中基于FPGA实现数据采集及预处理

介绍了一种基于DSP的MPEG-4视频压缩系统中,利用FPGA控制视频数据实时采集并对原始视频数据进行预处理的设计方案及实现,解决了原始视频数据格式与MPEG-4压缩算法不兼容的问题,从而提高视频压缩系统的整体性能。此设计充分利用FPGA的高速并行处理能力,通过合理的调度,以较少的存储资源实现数据处理与传输。     

MPEG-4系统中基于FPGA实现数据采集及预处理

介绍了一种基于DSP的MPEG-4视频压缩系统中,利用FPGA控制视频数据实时采集并对原始视频数据进行预处理的设计方案及实现,解决了原始视频数据格式与MPEG-4压缩算法不兼容的问题,从而提高视频压缩系统的整体性能.此设计充分利用FPGA的高速并行处理能力,通过合理的调度,以较少的存储资源实现数据处理与传输.     

基于DSP+FPGA结构图像处理系统设计与实现

为了实现视频图像的实时处理，采用基于DSP FPGA的线性流水阵列结构，用现场可编程门阵列FPGA对采集的视频数字图像做预处理，并结合大规模可编程逻辑阵列CPLD进行逻辑控制，实现了视频图像的采集和目标提取的视频数字图像处理系统。介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用。该系统与计算机联结，配以适当的图像处理软件和开发系统，即可形成一个通用的实时图像处理平台。     

基于DSP和FPGA的视频图像处理系统设计

介绍了基于TMS320C6416和EP1C4F400C8的实时视频图像处理系统的设计原理.系统以DSP为图像处理核心,以FPGA为数据采集和传输的逻辑控制单元,利用乒乓操作实现数据的缓冲和处理.详细地讨论了视频数据采集部分的结构和FPGA的控制逻辑.以及DSP响应中断后数据的转移和处理.实验表明,此系统实时性和稳定性均达到了设计要求,具有很大实用价值.     

实时图像采集系统的DMA通道设计

将数字图像数据实时传送到DSP系统中进行处理,可采用多种方法完成;为了保证数字图像数据采集和处理的实时性,提出一种利用FPGA和一定容量的SRAM的DMA实现方法,通过以状态机为核心的逻辑控制实现一种大容量的组合式的FIFO作为DMA与外部数据传输的通道,整个通道通过DSP的EMIF接口实现与DMA控制器无缝接口,提高了DSP与外部数据交换的速度,适用于DSP和FPGA为主要组成的视频实时图像处理系统,数据传输率可达35M×32bit/s,实现了实时传输整幅视频图像数据的目的,使得数字信号处理器及时处理图像数据不产生延迟,提高了系统的数据处理能力和响应能力。     

FPGA与DSP的双向数据通信在LTE中的应用研究

TD-LTE系统中,为了满足对算法处理速度的要求,采用了基于DSP+FPGA的硬件平台实现方案。方案中DSP芯片配置FPGA,由FPGA实现系统的时序控制,而TD-LTE系统中算法由DSP与FPGA共同实现,可以充分发挥两种芯片的优势,达到系统性能的最优化。为解决DSP与FPGA之间高速数据通信,基于TMS6455系列DSP芯片与Virtex6系列FPGA芯片,设计了一种DSP与FPGA进行双向数据通信的方案。板级联合调试的结果表明,该方案具有较高的可行性和通用性。     

基于FPGA的视频叠加融合系统设计与实现

针对两通道视频图像叠加融合,设计并实现了一种实时性好、灵活性强的FPGA硬件系统。该系统可以根据实际需求进行任意比例和任意位置的视频图像叠加融合。方案经仿真验证后,运用双线性插值缩放算法、DDR2存储以及叠加融合等技术在FPGA硬件平台上实现。结果表明,该系统能达到预期效果,叠加融合画面效果良好,能够满足工程应用的需求。     

基于FPGA的视频压缩系统预处理模块设计

在视频压缩系统中,视频解码器输出的BT.656数据流不便于TMS320C6416等通用DSP直接进行处理.本文介绍了一种基于FPGA DSP构架的视频采集方案,通过对FPGA的灵活配置,对输入的BT.656格式视频信号进行预处理和缓冲.系统采用TI的TMS320C6416作为核心DSP,实现了高可靠性的视频压缩.     

基于多DSP和FPGA的实时双模视频跟踪装置设计

提出了一种以多个DSP和FPGA为核心器件构成的视频检测与跟踪装置设计方案。该视频检测与跟踪装置,可利用电视图像或红外图像两个波段跟踪,采用形心跟踪和相关匹配跟踪两种模式来提高跟踪的置信,同时采用了去移动阴影算法和线性拟和外推预测方法去跟踪目标。     

FPGA控制实现图像系统视频图像采集

介绍了一种以DSP为核心的图像系统中，以FPGA为数据采集逻辑控制单元，用DSP控制实现了黑白全电视信号图象数据采集。在介绍了系统组成原理的基础上，详细讨论了采集部分的结构和FPGA的控制逻辑，DSP响应中断实现数据转移和存储。采用FPGA实现视频信号数据采集，可提高系统性能，同时具有适应性与灵活性强，设计、调试方便等优点。通过系统成像实验，已获得清晰的图象。     

DM642视频接口的多处理器扩展

在图像处理中单片DSP往往无法满足实时性要求，而需要多DSP进行协同工作。该文针对图像信号的特点以及DM642视频接口原理，设计了多DM642处理系统中视频接口的有效扩展。设计中利用FPGA进行数字视频信号的预处理，并根据具体的系统实现了视频数据的分流，同时提供了DM642视频接口的无缝连接。该设计大大提高了DSP系统的数据吞吐能力及并行处理能力，有效地解决了DSP在高数据带宽应用中的瓶颈。     

AVS视频编解码标准中预测编解码技术的硬件设计与实现

AVS标准是由2002年6月成立的"数字音视频编解码技术标准工作组"联合国内从事数字音视频编解码技术研发的科研机构和企业制定完成的,一套适应面十分广阔的技术标准。目前,视频解码器的实现的主要方法有:1)基于PC的软件实现;2)基于DSP的嵌入式系统实现;3)基于可编程逻辑器件的专用芯片实现。通用PC机非专用于视频处理,所以实现效率不高,而DSP虽然灵活性强,但是在性能以及性价比上不及FPGA。因此,FPGA平台是目前实现视频应用系统的理想平台。介绍AVS视频压缩标准,帧内预测部分的算法,帧内预测器系统的硬件实现;给出系统仿真和综合情况。     

基于FPGA的SDI/ASI传输系统设计实现

本文提出一种能够同时完成传输SDI信号与ASI信号的系统。该系统的特点是在同一个硬件平台上同时传输SDI与ASI信号,通过配置FPGA和DSP程序可以实现两套方案,为视频编解码器提供了简单的接口方案。本文主要针对系统的FPGA部分进行阐述。     

数字图像处理算法评估系统的硬件设计

为了能对不同的数字图像处理算法进行评估,采用了USB2．0总线技术传送数字图象数据到数字图像处理系统,在硬件设计上采用DSP＋FPGA来完成图像处理任务。整个系统具有处理能力强,重现性好,能完成各种图像处理算法评估。     

FPGA–DSP co-processing for feature tracking in smart video sensors

Motion estimation in videos is a computationally intensive process. A popular strategy for dealing with such a high processing load is to accelerate algorithms with dedicated hardware such as graphic processor units (GPU), field programmable gate arrays (FPGA), and digital signal processors (DSP). Previous approaches addressed the problem using accelerators together with a general purpose processor, such as acorn RISC machines (ARM). In this work, we present a co-processing architecture using FPGA and DSP. A portable platform for motion estimation based on sparse feature point detection and tracking is developed for real-time embedded systems and smart video sensors applications. A Harris corner detection IP core is designed with a customized fine grain pipeline on a Virtex-4 FPGA. The detected feature points are then tracked using the Lucas–Kanade algorithm in a DSP that acts as a co-processor for the FPGA. The hybrid system offers a throughput of 160 frames per second (fps) for VGA image resolution. We have also tested the benefits of our proposed solution (FPGA + DSP) in comparison with two other traditional architectures and co-processing strategies: hybrid ARM + DSP and DSP only. The proposed FPGA + DSP system offers a speedup of about 20 times and 3 times over ARM + DSP and DSP only configurations, respectively. A comparison of the Harris feature detection algorithm performance between different embedded processors (DSP, ARM, and FPGA) reveals that the DSP offers the best performance when scaling up from QVGA to VGA resolutions.     

面向压缩的高分辨率视频采集预处理

随着人们对视频分辨率的要求越来越高，需要采集、压缩的数据量也越来越大，因而需要在视频数据采集时作一定预处理，减轻数字信号处理器DSP的负担，以便实时地压缩视频数据．而如何转换视频数据格式、提高DSP读取数据的速度、减少DSP与存储器的交换次数，成为视频数据采集预处理部分要解决的关键问题．提出了三种以高性能、高集成度现场可编程器件(FPGA)为核心控制部件，并配以同步或异步存储芯片来完成视频数据采集预处理的方案，它们都不同程度地提高了压缩系统的性能，其中处理高分辨率图像压缩时，FPGA FIF0 SRAM采集方案效果最佳．