八通道串行FADC的波形取样电路的初步设计

介绍了一种用于高能物理实验系统的串行的八通道FADC波形取样电路的设计考虑和工作过程.侧重介绍了波形采样原理,并使用FPGA完成串并转换和流水线缓冲存储.     

中微子探测器PMT读出电子学系统数据缓存方案

本文介绍了用于大亚湾中微子实验的光电倍增管读出电子学系统的数据缓存方案及设计过程中考虑的若干要素.使用单一流水线缓存方式进行数据缓存的方法比较简单,但是所需的FPGA逻辑资源很大,相对应的芯片的价格很高;继而提出两级缓存的方案,先将待缓存的数据压缩,使数据量大幅度减小,减少了FPGA片内逻辑资源的使用量,降低了系统造价,是合理的设计方案.     

FPGA在BESⅢ漂移室电荷测量中的应用

介绍了BESⅢ漂移室电荷测量插件的结构和设计思想，侧重介绍了如何用FPGA实现对PADC采样数据的预处理，包括数据的流水线缓存、动态地扣除台基、实时提取电荷量以及零数据压缩等功能的实现。     

双通道1Gsps波形取样电路研制

主要介绍了大亚湾中微子实验读出电子学系统中应用FADC(Flash ADC)进行波形取样、重建的研究,介绍了1Gsps的FADC相关情况,以及基于FADC的双通道波形取样电路设计及测试结果.     

基于硬件实现的锥束CT图像重建系统的存储机制设计

为了实现三维锥束CT图像重建加速系统的小型化,建立了基于FPGA的三维图像重建系统。并对该系统中所采用的FDK重建算法所需的数据存储量和数据传输量以及由SDRAM、SRAM和FPGA内部缓存组成的存储系统的数据吞吐率进行了研究。首先,根据FDK算法的滤波与反投影两个步骤介绍了三维锥束CT图像重建系统的数据规模。接着,介绍了一种以SDRAM为外部主存,以SRAM为外部缓存和以FPGA内部SRAM资源作为内部高速缓存的存储机制。然后,介绍了该存储机制的实现方法以及测试方法。最后对该三维图像重建系统的数据吞吐能力进行了测试,并将之与FDK算法所需的数据传输量进行了对比分析。试验结果表明:该存储机制的数据连续存取速度为151.9MB/s,数据随机存取速度为100MB/s,基本满足小规模的三维图像重建的数据存储与传输带宽的要求。     

多道能谱仪ARM与FPGA高速数据并行通信设计

采用并行传输方式,在ARM与FPGA之间进行数据的传输。在FPGA中建立双口RAM模块,将处理后的数据缓存在双口RAM中,利用ARM自带的FSMC接口读取双口RAM中的数据,实现ARM与FPGA之间的高速通信。通过Modelsim仿真、多道能谱仪实际应用测试,结果显示该通信方式能使仪器正常稳定高速工作,脉冲通过率在1M/s以上,能解决多道能谱仪中ARM与FPGA之间数据通信问题。     

基于FPGA的高速数据存储系统中FIFO控制的设计

介绍了一种高速CCD相机数据存储中的FIFO缓存控制的方法。利用FPGA对高速数据存储系统中的FIFO缓存器进行控制,在QuartusⅡ开发平台上进行设计仿真,结果表明数据流和IDE硬盘之间的存储速率得到匹配,数据实时存储到硬盘中,为后期的数据处理提供了原始数据,同时也为存储系统的设计提供了参考。     

核信息终端FPGA控制设计

描述了核信息终端数据采集系统中FPGA的控制功能设计与实现。根据终端数据采集系统的硬件结构,采用VHDL语言对FPGA的控制功能进行了模块化设计,实现了高速数据的采集控制、数据缓存与传输等功能。结果表明,运行结果满足终端对数据采集的功能需求。     

工业CT数据采集系统

工业CT机中需要对数百通道微弱光信号同时进行数据采集传输,本文介绍的系统是为满足这一要求而设计;系统采用FPGA 20位积分转化芯片模式构建探测部分,采用FPGA AMCCS5335模式主控采集部分;运用多级缓存机制解决了实际应用中出现的数据阻塞、丢失问题;该设计已应用于重庆大学ICT中心的多台工业CT机中,取得了良好的效果.     

双CPU高速数据预处理电路

本电路是为基于CAMAC总线的FADC或AMU高速波形获取系统研制的,为满足对在线数据获取和预处理速度的要求,电路在设计中利用了流水线原理,对原始数据进行分步并行处理,为此引入了两级微处理器(MC68000、TCS32010),并采取了数据双缓冲和中断等措施。