基于Handel-C的伪随机数发生器的设计与实现

伪随机数发生器在硬件进化、通信、信息加密甚至在其它信号处理如噪声的产生和测试数据等方面都有着非常重要的应用。结合Handel-C语言和CA（Cellular Antomata）的特点，按一定的规则数，利用混合CA90和CA150算法规则来设计伪随机数发生器，并用Handel-C语言对其进行描述。从仿真运行的结果来看，产生的随机序列的周期非常之长，且随机特性好，最后通过FTU2下载工具最终在FPGA上实现了硬件电路功能，为实现产生高速随机序列提供了一种实用的设计方法。     

基于Handel—C语言的FPGA设计

对于以ISO／ANSI—C为基础的程序设计语言Handel—C，可利用Celoxiea DK设计工具将Handel—C的源代码编译成能直接针对FPGA目标的网表(Netlist)，而无需VHDL／Verilog的中间步骤，最后利用FPGA布线工具直接将Netlist下载到FPGA上。文中在分析Handel—C语言的FPGA开发流程的基础上，将Handel—C与VHDL设计进行对比分析，揭示了Handel—C在电路算法级设计方面的优势，而且设计效率也大大提高。     

高速伪随机数发生器的设计与实现

该文以物理噪声源和LFSR为基础,利用FPGA设计了一款高速伪随机数发生器DPFSR。这款高速伪随机数发生器既能满足密码学领域对随机数的高质量的要求,又能满足实际应用对随机数的高速度的要求,输出速率能达到上千兆bps。该文介绍了DPFSR的设计原理、安全性分析、设计参数并且给出了随机性测试结果。     

基于Handel-C语言的FPGA设计

对于以ISO/ANSI-C为基础的程序设计语言Handel-C,可利用CeloxicaDK设计工具将Handel-C的源代码编译成能直接针对FPGA目标的网表(Netlist),而无需VHDL/Verilog的中间步骤,最后利用FPGA布线工具直接将Netlist下载到FPGA上.文中在分析Handel-C语言的FPGA开发流程的基础上,将Handel-C与VHDL设计进行对比分析,揭示了Handel-C在电路算法级设计方面的优势,而且设计效率也大大提高.     

基本和混合元胞自动机的伪随机数发生器研究

针对基本元胞自动机（Cellular Automata,简称CA）、混合CA的伪随机数发生器进行了深入的研究,通过对比实验观察到混沌型基本CA输出的伪随机序列质量稳定并较优,而混合CA输出伪随机序列的相关性,尽管优于基本CA的平均表现,但远差于混沌型基本CA的表现。针对混合CA的伪随机数发生器,提出了一种基于混合CA与粒子群优化（Particle Swarm Optimization,简称PSO）算法融合的伪随机数产生算法。在该算法中,元胞对应于PSO的粒子,每个元胞按照各自不同的规则进行迭代演化,其对应粒子在迭代规则空间中飞行。该算法通过计算每个元胞产生伪随机序列的熵值作为粒子的适应度函数值,有效地实现每个元胞最佳规则的搜索,一定程度上提高了混合CA产生伪随机序列的质量。给出了基于小生境技术、构造出最优CA-PSO耦合伪随机数发生器的研究方向。     

并行机上的伪随机数发生器

本文讨论产生并行随机数的乘同余法递推公式及并行随机数检验方法。在Transputer并行机上模拟并行随机数产生及检验，其结果令人满意。同时给出二个处理机统计模拟试验的例子，其加速比接近于2。     

基于时空混沌的伪随机数发生器设计

时空混沌系统有很好的密码学特性,但目前基于该模型提出的伪随机数发生器存在效率不高的问题。为此,提出了一种高效的基于时空混沌的伪随机数设计方案。在产生伪随机数的过程中,将一些耗时操作尽可能地替换为一些快速操作,并尽可能地减少时空混沌模型自身的迭代次数,因此算法的效率得到有效提升。对算法所产生的伪随机序列的密码学属性进行了测试,结果表明该伪随机发生器方案不仅运算速度快,而且具有很好的密码学性能。     

基于Handel-C的电容器组投切控制设计

在电力传输过程中,由于大量无功功率的存在,不可避免地导致线路损耗的增加,给用电设备安全运行带来了隐患。因此,改善和提高电网运行质量,必须对电网进行无功功率补偿。采用电容器组进行无功功率补偿,提出一种将循环投切和编码投切控制方式结合起来的投切控制策略。这种控制策略不仅大大提高无功功率补偿精度,而且可以延长整体电容器组的使用寿命。整个软件系统采用Handel-C语言进行编程,并最终在FPGA上实现电容器组投切控制功能。     

对伪随机数发生器一种强度分析方法

本文建立了对伪随机数据发生器的强度进行描述的概率方法，用这种方法对伪随机数发生器问题的一些方面着重进行了探讨，并得到了由伪随机函数（置换）发生器构造伪随机数发生器一个具有一定实际意义的结果，本文认为此种方法为在密码不或进行较规范的数学化分析提供了一个工具。     

基于Handel-C的电容器组投切控制设计

在电力传输过程中，由于大量无功功率的存在，不可避免地导致线路损耗的增加，给用电设备安全运行带来了隐患。因此，改善和提高电网运行质量，必须对电网进行无功功率补偿。采用电容器组进行无功功率补偿，提出一种将循环投切和编码投切控制方式结合起来的投切控制策略。这种控制策略不仅大大提高无功功率补偿精度，而且可以延长整体电容器组的使用寿命。整个软件系统采用Handel-C语言进行编程，并最终在FPGA上实现电容器组投切控制功能。     

基于伪随机数生成器的标量乘改进算法

标量乘算法是椭圆曲线密码体制中最基本、最耗时的算法,包含点加和倍点两种运算.传统的改进方法通过改造标量表示形式减少非零元位数来降低标量乘中的点加运算次数.为了进一步提高标量乘算法效率,根据标量的生成方式,提出了一种结合伪随机数生成器改进算法.利用斐波那契数列生成器的的循环迭代相加可以将标量乘运算由反复的点加和倍点运算转化为单一的点加运算.实验结果表明,改进算法相比传统的窗口NAF算法能够降低60％以上的运算量.     

任意概率分布的伪随机数研究和实现

非均匀随机数在计算机仿真、信息安全、自动控制等领域有重要应用,但计算机系统中一般只提供均匀分布的随机数。介绍如何通过均匀分布的伪随机数来产生任意概率分布的伪随机数分理论和方法,包括反函数法、变换法和舍选法,并给出了舍选法的具体实现,最后通过实验结果进行检验。     

复合非线性混沌系统伪随机数发生器产生算法

基于传统的特征多项式和寄存器设计的伪随机数发生器具有速度慢、生成代价高和周期短等缺点,通过非线性Logistic映射系统和分段映射描述了复合混沌系统的基本性质,设计了一种基于复合非线性混沌系统的伪随机数发生器的产生算法,基于此设计了新的复合混沌流密码的加密系统。理论和实验结果证明该伪随机数发生器产生的随机序列具有良好的密码学性能,产生密钥空间大,能有效抵御穷举和统计分析攻击。该复合系统具有安全性高、代价低和伪随机特性好的特点。     

一种基于FPGA的高斯随机数生成器的设计与实现

基于FPGA的高斯随机数生成器需要满足可重构、高吞吐率和高硬件资源使用效率等要求.文中提出了一种易于硬件实现的状态转换逻辑结构,并给出了均匀分布随机数周期和输出位宽的配置方法和配置原则.文中详细分析了应用"最值分析法"和"静态误差分析法"求解Box Muller算法实现过程中各操作数位宽的具体过程.硬件实现结果在Xil...     

基于USB和FPGA的随机数发生器验证平台

为了方便基于FPGA实现的随机数发生器的验证与演示,以CycloneⅡ FPGA芯片EP2C20Q240C8N为核心,设计实现了随机数发生器IP核下载与测试的开发验证平台,并详细阐述了各模块的设计原理及关键技术.最后,通过下载运行随机数生成系统,对整个平台功能进行了检验.结果表明,各模块电路工作正常,平台性能稳定.     

Linux内核随机数产生器的设计与实现

随机数产生器在科学研究的许多领域具有重要意义。Linux内核利用系统环境噪声的随机特性,实现了一个高强度的随机数产生器。以Linux 2.6.10内核源代码为基础,分析了其内核随机数产生器的设计。介绍了随机数产生器的基本原理和设计思想,并对其具体的实现细节,如输入输出接口作了详细的阐述,最后讨论了系统启动导致随机数质量下降的问题以及Linux内核随机数产生器的解决方法。     

A Hardware Implementation of a Genetic Programming System Using FPGAs and Handel-C

This paper presents an implementation of Genetic Programming using a Field Programmable Gate Array. This novel implementation uses a high level language to hardware compilation system, called Handel-C, to produce a Field Programmable Logic Array capable of performing all the functions required of a Genetic Programming System. Two simple test problems demonstrate that GP running on a Field Programmable Gate Array can outperform a software version of the same algorithm by exploiting the intrinsic parallelism available using hardware, and the geometric parallelisation of Genetic Programming.