三值主从JK触发器的研究

本文提出一种具有三轨输出的三值主从ＪＫ触发器的电路设计，经计算机模拟和通过测试由ＴＴＬ门组成的实验电路表明，该触发器的实现预定的逻辑功能。     

四轨输出四值触发器的研究

从分析二值和三值触发器的特点着手，提出具有四轨输出的四值主从Ｄ型和Ｔ型触发器，经计算机模拟和通过测试由ＴＴＬ门组成的实验电路表明，触发器能实现预定的逻辑功能。     

多值低功耗双边沿触发器设计

通过分析现有基于二值时钟的二值双边沿触发器的设计思想，设计了基于二值时钟的三值双边沿触发器。进一步利用多值时钟的多个跳变沿设计了基于三值时钟的三值双边沿触发器，充分利用了多值信号携带信息量大的优点，设计的三值双边沿触发器结构简单。模拟结果表明，设计的三值双边沿触发器具有正确的逻辑功能，并可以大幅降低功耗。     

四值绝热动态D触发器开关级设计

研究绝热电路和多值触发器,提出一种四值绝热动态D触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态D触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态D触发器的四值输出,并在此基础上设计具有记忆功能的触发型四值绝热正循环门.通过PSpice模拟软件验证该设计电路逻辑功能正确,在55.6 MHz工作频率下,与常规CMOS四值动态D触发器相比,节省功耗约90%.     

多值低功耗双边沿触发器的简化设计

该文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义,并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中,对其进行了简化设计和模拟,指出简化设计后的触发器比原触发器结构简单,且模拟结果表明其逻辑功能正确且能有效地降低功耗。     

四值维持阻塞JK触发器的研究

提出了一种具有四轨输出的四维维持阻塞ＪＫ触发器的电路设计，经计算机模拟和测试由ＴＴＬ门电路组成的实验电路表明，该触发器能实现预定的功能。     

四轨输出四值触发器的研究

从分析二值和三值触发器的特点着手，提出具有四轨输出的四值主从Ｄ型和Ｔ型触发器，经计算机模拟和通过测试由ＴＴＬ门组成的实验电路表明，触发器能实现预定的逻辑功能．     

四值时钟竞争型边沿触发器的研究

利用时钟信号的竞争提出四值边沿触发器的设计方法,经计算机模拟比较二值触发器和四值触发器表明,四值边沿触发器具有正确的逻辑功能,其平均传输延迟时间与二值边沿触发器一致．     

四值维持阻塞 JK 触发器的研究

提出一种具有四轨输出的四值维持阻塞ＪＫ触发器的电路设计，经计算机模拟和测试由ＴＴＬ门电路组成的实验电路表明，该触发器能实现预定的功能．     

任意值触发器电路与寄存器的设计

采用自己研究出来的四值TTL门电路,设计出了四值RS触发器、D触发器和JK触发器.这些触发器可以用于构成四值时序电路,如计算机中的四值计数器、寄存器和存贮器等逻辑器件.     

基于差分逻辑的多值加法电路研究

该文提出了一种新的多值电流模电路高速运算系统的设计,电路用差分逻辑与双轨互补输入,使得信号电压摆幅小,电流恒定,从而使电路延迟减小。作为运算系统的一个应用,针对二进制符号数加法传统算法的不足,提出了基于差分逻辑多值电流模的基-2符号数加法器设计,实验结果表明与传统结构相比,该算法实现的电路速度更快、面积更小、动态功耗更少。     

基于低阈值技术的低电压低功耗三值TTL电路设计

根据TTL电路阈值电压和PN结压降的关系,提出TTL电路低阈值设置及中间电平生成方法,使三值TTL电路可工作于3V电源电压,并从开关级设计了适合于3V电源工作的三值TTL电路.经计算机模拟表明,该电路不仅具有正确的逻辑功能,且比采用传统的5V电源的对应电路结构简单,速度更快,而功耗则节省50%以上.     

一种CNFET的多位三值比较器设计

As the ternary comparator faces problems of slow speed and high power consumption, this paper proposes a scheme for the magnitude ternary comparator of CNFET, which is researching on theory of multi-valued logic circuit and the structure of comparator circuit. First, the ternary decode signal is propagated to the comparator, then the encoder circuit encodes the results of comparison, and finally the magnitude ternary comparator is made up of all kinds of modules. The magnitude comparator is simulated by software, which demonstrates that it has a correct logic function, fast speed and low power consumption characteristics.     

基于复数权神经元的多值整形器稳健设计

复数权神经元是由于引入多阈值逻辑而使得权值为复数的神经元,被认为具有更强的性能。该文根据该神经元数学模型,结合POST代数系统中多值逻辑取值及运算的概念,实现了基于单个复数权神经元的多值整形运算,设计的多值逻辑整形运算具有稳健性能,所得结果表明用复数权神经元实现多值逻辑的有效性和可行性,说明了其强大的信息处理能力。     

一种共振隧穿二极管三值逻辑电路设计方法

通过对多值单稳态-多稳态转换逻辑单元的分析,发现开关信号理论可以准确地解释其工作原理。在此基础上,提出了三值共振隧穿二极管电路一般结构,用于实现任意三值逻辑函数。相应的电路设计方法可归为求取开关函数的最简表达式,并用异质结场效应晶体管实现,从而避免电路中共振隧穿二极管参数的调整,简化整个设计过程。模拟仿真表明所设计的电路具有正确的逻辑功能。     

基于MSC1211的便携式数据采集仪的设计

基于Ti公司的MSC1211Flash型单片机，开发了一种高精度、低功耗的便携式数据采集仪，给出了软、硬件设计方法．该仪器在地井、沟道、车间等需要检测可燃气体浓度等微弱参数的领域内径过长时间的实地运行．证明了其可靠性．     

Design of quaternary logic circuits based on source-coupled logic

In order to improve the performance of arithmetic very large-scale integration ( VLSI) system,a novel structure of quaternary logic gates is proposed based on multiple-valued current mode ( MVCM) by using dynamic source-coupled logic ( SCL) . Its key components,the comparator and the output generator are both based on differential-pair circuit ( DPC) ,and the latter is constructed by using the structure of DPC trees. The pre-charge evaluates logic style makes a steady current flow cut off, thereby greatly saving the power dissipation. The combination of multiple-valued source-coupled logic and differential-pair circuit makes it lower power consumption and more compact. The performance is evaluated by HSPICE simulation with 0. 18 μm CMOS technology. The power dissipation,transistor numbers and delay are superior to corresponding binary CMOS implementation. Multiple-valued logic will be the potential solution for the high performance arithmetic VLSI system in the future.