RTR（Roll to Roll）方式制作25μm／25μmCOF精细线路的参数优化

随着电子产品小型化和液晶显示器IC封装技术的快速发展,COF（Chipon Film）技术的应用市场得到了迅速扩大。按照片式减成方法制作的线宽／线距在50μm／50μm以下的精细线路,常常会出现导线过细或断线等缺陷。论文采用目前先进的RTR（Roll to Roll）生产工艺,选用12μm钢箔、15μm干膜,使用玻璃菲林进行图形转移,并运用正交设计法对影响精细线路品质的曝光能量、显影速度、蚀刻速度、蚀刻压力等因素进行优化试验。以精细线路的线宽和蚀刻系数作为评价标准,找出最佳参数,并分析了蚀刻压力对精细线路的影响机理。将最优化参数应用到生产中,使25μm／25μm的COF精细线路的成品率提高20％。最终实现25μm／25μm的COF精细线路的小批量生产。     

正交法制作50μm／50μm精细线路工艺参数的优化

在公司批量生产HDI板最小线宽／间距为75μm／75μm能力的基础上制作了线宽／间距为50μm／50μm的精细线路,试验用LDI曝光机曝光后再用正交试验法的L9（3^4）正交表安排了显影速度、蚀刻速度、显影压力、蚀刻压力四因素试验,选取线宽和蚀刻因子作为指标。通过对两个指标的综合分析,试验得到最佳工艺参数为：显影速度为4．0m／min,显影上压力为0．18MPa,下压力为0．15MPa,蚀刻速度为4．5m／min,蚀刻上压力为O．28MPa,下压力为0．25MPa。     

COF（Chip on Film）30μm／30μm精细线路的研制

近年来,随着驱动IC的I/O数量日益增多,芯片I/O端的排列密度也越来越大。为了与间距日益精细的芯片I/O端相适应,COF基板的线宽/间距已经普遍降到50μm以下,尤其是某些内部引线键合(ILB)端,其线宽/间距已经减小到15μm。由于传统的减成法存在不可避免的侧蚀问题,所以用它来制作如此精细的线路存在一定难度。但是使用半加成法就能很大程度的抑制侧蚀现象,它更适合于制作非常精细的线路。文章中,介绍以铜箔厚度仅有2μm的溅射型挠性覆铜板为原材料,采用半加成法制作了最小线宽/间距分别为50μm/50μm和30μm/30μm的精细线路基板。在半加成法的差分蚀刻工艺中,选用硫酸/双氧水蚀刻液来蚀刻去除基材铜,而不是选用常用的盐酸/氯化铜蚀刻液。结果表明,半加成法具有很好的蚀刻性能,其制作出的线路横截面非常接近矩形。即使基板的线宽/间距由50μm/50μm下降到30μm/30μm,线路的横截面依然非常理想,并没有出现向梯形变化的趋势。同时,由于半加成法所需的蚀刻时间非常短,它能很好的保持线宽,使其与设计尺寸一致。     

50μm/50μm精细线路制作探讨

随着未来手机及数码相机等3G/4G产品的轻、薄、小型化与多功能化发展趋势，线路的精细化程度逐步转向亚微观、微观的微米级尺度，线路的精密要求也大大提高。文章通过典型的三阶三压板的制作过程，从物料选择、设备选择、线路解析度、蚀刻均匀性控制、面铜均匀性控制、线路补偿等方面探讨50μm/50μm精细线路HDI板最佳制作方法，对细线路的制作有一定的参考价值。     

真空二流体制作35μm/35μm细线路的研究

文章尝试了采用真空二流体蚀刻试做35μm/35μm线路的可行性。经过实验证明:采用DES工艺&搭配合适的蚀刻设备,如真空二流体蚀刻机,可以把细线路制作等级提升到35μm/35μm;能获得大于3的蚀刻因子,局部区域的蚀刻因子更是高达14.99-11.82。此外,3μm铜箔可以获得集中度更高的线宽&更高的蚀刻因子。     

龙门式电镀线生产75μm/75μm线镀铜均匀性探究

主要阐述我司通过对佳辉龙门式电镀线进行电镀均匀性的改善和研究,达到可以生产75μm/75μm线的工艺制作能力,以及使用龙门式电镀线制作75μm/75μm线镀铜均匀性控制要点、工艺能力维护等,为我司生产精细线路的产品提供一定的参考和制作依据。     

半加成法制作30μm精细线路及其工艺优化

在公司制程能力为70mm/70mm的工艺条件下,运用半加成法探索进行线宽为30mm的挠性双面板精细线路制作工艺研究。通过正交试验法的L9（34）正交表设计对精细线路制作中的显影速度、显影压力、蚀刻速度、蚀刻压力四个因素进行工艺优化,确定了线宽为30mm的挠性双面板精细线路制作的最佳条件。结果表明,显影速度为主要影响因素。     

用于精细印制电路的无粗糙化铜箔技术

随着电子整机的多功能化、小型化．半导体元器件装配用的基板线条也逐渐趋于微细化。印制电路板一般用的铜箔（以下称为一般铜箔）表面都经过了粗糙化处理．在蚀刻成为线路时．铜箔的粗糙化部分嵌入粘合结构中很难蚀刻干净．所以不适合制作精细线条的印制电路板。为此．日立化成公司研发成功了一种表面不进行粗糙化处理．表面粗糙度在1．5μm以下，表面较平滑适合于制作精细印制电路的铜箔（以下称无粗糙化铜箔）。一般认为．表面平滑的铜箔其抗剥强度较低：但这种新开发的铜箔表面经过了特殊处理．仍然与低轮廓铜箔相当，保持0．7kN／m以上的抗剥强度。采用这种无粗糙化铜箔．以减成法可蚀刻成60μm线宽的精细线路。并顺利地进行无电镀镍／金工艺作业．减少了对镀浓的污染。当前正处于高速度、大容量的信息化时代．使用这种新型铜箔的线路与一般铜箔者相比．同样是传输5GHz的信号，线路的衰减将降低8dB／m。此项技术将对商逮印制电路板基材的研发起到积极作用。     

用正交试验法优化挠性单面板精细线路的工艺

在制成能力为70μm/70μm的设备上探索进行理论线间距为40μm/40μm的挠性板精细线路工艺研究过程中,用正交试验法的L9（34）正交表安排蚀刻速度、曝光能量和显影速度三因素试验。试验发现,显影速度对精细线路影响最大,其最佳工艺优化参数为A1B3C2,即蚀刻速度为5.5 m/min、显影速度为2.8 m/min和曝光能量为60 mj。     

铜表面形貌对HDI精细线路图形转移的影响

文章研究了铜表面形貌对HDI精细线路图形转移的影响。引入了Ra和Rz作为评价表面粗糙度的概念,评价了不同的处理方法得到的不同Ra和Rz对HDI精细线路图形转移的影响。表面平整度（DOP）与表面粗糙度共同构成了表面形貌特征,对线宽／间距（L/S）低于50μm精细线路的影响尤其明显。通过实验对比了不同表面形貌对精细线路形成的影响。     

≥60μm厚孔铜产品制作工艺研究

文章主要针对一种厚孔铜(≥60μm)产品的制作工艺进行研究,如何在将孔铜控制至≥60μm以上,而电镀面铜能有效控制在60μm以下,并进行顺利制作出精细线路。本次主要采用了全板加成、局部加成、全板加成+局部加成三种工艺分别进行试验测试评估,最终采用全板加成+局部加成相结合的工艺方法最佳,产品质量及可靠性均符合产品要求。     

SAP前处理方式对30μm／30gm精细线路制作的影响

对于半加成法（SAP）制作精细线路,铜箔表面粗化处理效果直接影响其制作能力和产品良率。本文通过表面粗糙度测量、SEM分析和贴膜效果观察,分别对火山灰粗化、化学药水微蚀、喷砂等几种前处理方式的处理效果进行评估,并确定制作精细线的最佳前处理方式。     

超薄铜箔对精细线路制作的影响

在mSAP（改进型半加成法）工艺中,选择不同厚度的基铜对于蚀刻量有着很大的影响,而蚀刻量的大小会决定着线路补偿值,进而影响线路宽度和间距的设计。mSAP工艺常用的基铜厚度有：2μm、3μm和5μm。本文通过微切片、剥离强度测试以及扫描电子显微镜（SEM）来测试研究线路宽度补偿和基铜厚度之间的关系,同时确认出超薄铜箔对于线路可靠性的影响。     

提升精细线路蚀刻良率的方法探讨

针对以减成法制作的印制电路板（PCB）在精细线路中存在部分区域良率较差的情况，通过分析电镀铜厚、干膜显影、蚀刻线的均匀性对良率的影响，找出蚀刻后线宽分布与测试板的电镀铜厚度、显影后干膜宽度及蚀刻均匀性之间的关系。根据实测结果，对非均匀的线宽曝光补偿值进行修订优化。通过实验，在20μm铜厚下将25/25μm线路的局部开路/短路良率从40.91%提升到95.45%，整板的开路/短路良率从88.26%提升到93.94%。优化后较大提升了整板的线宽一致性。     

高层厚孔铜产品制作流程优化探讨

探究一种针对孔铜为70μm产品的制作方法,以优化流程,实现孔铜控制在70μm以上,蚀刻底铜控制在75μm以下,以减低相对孤立、细小线路的制作对蚀刻带来的难度。主要针对以下几类实现方式：镀孔＋正片,假负片,负片＋图镀,负片过程进行总结评估,最终确定负片＋图镀为适合我司的最佳流程,同时,产品各指标性能符合客户要求。     

新产品与新技术（36）

精细线路用抗蚀干膜的新动向 日本旭化成公司针对PCB高密度化,推出精细线路用抗蚀干膜系列产品。有激光直接成像用ADH系列干膜,其中供减成法蚀刻工艺的干膜厚度1μm,最小线路解像度L/S=12μm/12μm;供半加成法图形电镀工艺的干膜厚度25μm,     

超厚铜多层印制电路板制作工艺探讨

主要针对411．6μm（单位面积铜重量：12oz／ft^2超厚铜箔多层PCB的制作工艺进行研究,采用铜箔反面蚀刻＋压合＋正面蚀刻的技术,有效解决了超厚铜蚀刻困难和压合填胶困难等业界常见的技术难题,保证线路的蚀刻质量和压合的效果。极大提升了品质,满足了客户的特种需求。     

0.25μm结构多层布线互连的间隙填充技术

随着集成电路设计规则正在向0．25μm缩小，提出了改进窄间隙填充、局部平坦化的工艺技术的要求。各种间隙填充淀积和深腐蚀（etchbcck）技术，当图形尺寸缩小到0．35μm左右时。使电路成本和／或族性能受到了影响。直至最近。旋转涂复的硅氧烷（SOG）在0．8μm器件设计规则下．在狭窄的金属间隔（≤0．4μm）中开始观察到空穴时也已经达到了间隙填充的极限。但是，现在已有新的SOG系列（AlliedsignalAccuglassT－14）使间隙填充工艺适用于0．25μm设计规则。一、间隙尺寸金属一互间距随每个设计规则而变化（表1）。间隙尺寸与CVD-1五…     

TSMC新建0.13μm(300mm园片)全层铜布线工艺试验线

近期 ,TSMC (TaiwanSemiconductorManufac turingCompany)新建成 0 13μm(30 0mm园片 )全层铜布线工艺试验线 (制作 4MbSRAM ) ,且实现了高成品率。同时 ,也开始了面向用户的 0 13μm产品测试。本公司是目前台湾唯一具备 30 0mm制作设备的厂家。 2 0 0 2年 ,已销售采用 0 18μm技术(30 0mm园片 )的制品。预计通过 0 13μm (30 0mm园片 )技术。成品率分析、评价 ,将开始生产。TSMC新建0.13μm(300mm园片)全层铜布线工艺试验线@康顺…     

205.7μm底铜厚铜PCB板制作工艺开发

通过内外层多次蚀刻,使用特定的板料和叠层压板、运用特殊设计的钻刀钻孔、LINE MASK加正常印油的两次印油方式制作阻焊,确定在目前条件下制作内外层铜厚137.2μm~205.7μm的厚铜板的基本制作工艺。通过工艺开发确定目前能够制作最大底铜205.7μm的厚铜板。