IP相关知识

● 什么是IP产业IP（Intellectual Property）就是常说的知识产权。Dataquest咨询公司将半导体产业的IP定义为用于、ASSP、PLD等当中，并且是预先设计好的电路● IP应用分类IP核的应用主要分为以下几类:微处理器核,包括: MPU、MCU核、DSP核;存储器(MEMORY)核,包括：RAM、ROM、、FLASH和FERAM等;数字/模拟混合信号电路,包括：A/D、D/A变换器等;射频(RF)模块;I/O接口电路;各种专用算法模块,如信息安全、通信和多媒体应用;智能电源模块,包括：DC/DC转换器等。● 国内IP产业的发展状况从目前情况看，我国半导体产业规…     

基于RSIP核编译码器的设计与FPGA实现

Altera公司的Reed-Solomon(RS)IP核功能强大,但使用该IP核需要进行握手信号的设计。介绍了一种基于IP核来实现RS编译码器的设计方法。分析了RS编译码器IP核握手信号的时序原理,并设计了相应的信号产生模块。介绍了RS IP核的参数配置和使用方法,并提供了整体的模块电路。为验证设计的正确性,对编译码器进行了时序仿真。针对具有最大误码的连续编码数据流进行纠错性能测试。时序仿真结果表明,该译码器能实现最大的纠错性能。     

基于HLS技术的Rijndael算法IP核实现与优化

为了降低传统设计模式在应对大规模SoC设计时带来高复杂度,使用高层次综合HLS技术进行了Rijndael算法IP核的设计、综合与仿真.针对Rijndael算法中的多种运算模块,研究并设计了面向硬件的编码方式及优化方案.通过对比,使用高层次综合技术设计的IP核在各方面都接近或超越了使用传统方式设计的IP核,而设计复杂度大大降低,证明了使用HLS方法进行设计的优越性.     

面向SOC设计的可变规模的LCD驱动lP核的设计

文章介绍了一个面向SOC设计的可变规模的LeD驱动IP核,该IP包括四个独立的LeD驱动单元（DU）。不仅可以通过配置该IP使四个独立的Du分别驱动不同规模的LCD,而且能够实现四个Du级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到0R1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。     

一种通用嵌入式SRAM IP编译器的设计

静态随机存储器（SRAM）编译器是一种能够根据用户不同需求，产生相应的SRAM IP核的硅编译器。提出了一种高性能、通用SRAM编译器的设计方法。这种编译器的思想是设计一种物理模块描述语言，根据描述，完成模块的拼接。这种方法使编译器软件本身与物理模块无关，因此可适用于不同的制造工艺。实验结果表明，这种编译器在支持大容量可编译范围的情况下，可以生成相对高性能的SRAM IP。     

USB IP核的设计和应用

由于USB接口广泛应用,现在众多SoC中都嵌入了USB IP核。但当前市场上的USB IP核一般仅仅针对某一种总线结构的SoC,可重用性不强。介绍了一款可配置的USB IP核设计,重点描述USB IP核的结构划分,详细阐述了各模块的设计思想。为了提高USB IP的可重用性,本USB IP核设计了总线适配器,经过简单配置可以用于AMBA ASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA验证,验证结果表明他可作为一个独立的模块嵌入到SoC系统中。     

基于EDK的高速数据收发嵌入式用户IP核设计

介绍了基于FPGA嵌入式系统的多通道高速数据收发模块的用户IP核设计。在Xilinx公司的ISE开发工具中,用FPGA器件中的硬核RocketIO及软核FIFO设计用户逻辑;使用嵌入式开发工具EDK封装成可在FPGA嵌入式系统中使用的用户自定义IP核,最后通过实际测试验证了该方法的实效性。     

Actel标准软件套装现已提供免费IP核使用权和RTL套装选项

爱特公司（Actel）宣布,其Libero黄金（Gold）版本用户现在可以免费访问IP库．而Libero白金（Platinum）版本则加入RTLIP库源码,使得设计人员能够通过采用爱特经验证的IP模块系列,     

基于Xilinx MicroBlaze的嵌入式GPS接收机研究

软核处理器（MicroBlaze）和外设知识产权（IP）核以及用户定制的IP核一起,可以完成片上系统（SoC）设计,适合复杂嵌入式系统的开发,同时为系统将来的专业集成电路（ASIC）设计提供基础。围绕赛灵思（Xilinx）公司的MicroBlaze微处理器,对其体系结构、设计流程和赛灵思微处理器调试（XMD）方法进行了详细讨论。结合GPS接收机设计实例给出了嵌入式系统开发的仿真和集成开发环境（ISE）下调用软核的设计方法,并讨论了影响系统实时性的链接脚本文件设置中的关键问题。     

富士通与博世达成FlexRay许可协议

富士通(Fujitsu Electronics)公司近日宣布从博世公司(Bosch)获得使用FlexRay通信控制器IP模块的许可，借此富士通公司可以将精密设计的FlexRay IP嵌入其生产的汽车用微控制器MCU，并迅速在市场上推出下一代产品。     

LEON微处理器综述

随着集成电路设计水平和IC制造工艺水平的快速发展,在单芯片上集成微电子应用产品所需的所有功能的系统芯片（SoC）得到广泛应用。系统芯片（SoC）开发的核心是微处理器IP核,实际上多数公司和研究机构不具备开发自己的处理器的能力,较为普遍的做法是购买已成产品的微处理器IP核,但是这需要支付为数不少的使用许可费用。还有另一种选择,即使用开放源代码的微处理器IP核。本文介绍了LEON系列微处理器的软核架构、在SoC设计中的优势以及片上总线。     

IP-PCA H.323模块设计

IP－PCA（protocol converter A）是一个协议转换器，主要实现中国七号信令IP协议的转换，其会话协议使用H323协议，本论文主要介绍H323协议呼叫处理流程，H．323模块实现的功能。     

芯原利用Vivante图形解决方案扩展SoC平台

嵌入式GPU处理器IP核提供商Vivante与IC设计代工公司及SoC解决方案技术提供商VeriSilicon（芯原）共同宣布：Vivante授权芯原将前者可扩展的2D、3D图形技术方案引入到其庞大的系统级IP库中。这项协议的达成，让芯原可以采用Vivante已经得到硅验证的OpenGL ES2．0／1．1和OpenVG 1．1的图形处理IP核.     

海思半导体获Tensilica更大范围产品授权

可配置处理器IP供应商Tensilica日前进一步扩大了对海思半导体使用该公司数据处理器（DPU）、ConnX基带引擎（BBE16）和HiFi音频DSP（数字信号处理）IP核的授权,     

PCI Express协议实现与验证

称为第3代I/O接口技术的PCI Express总线规范的出现,从结构上解决了带宽不足的问题,有着极为广阔的发展前景。基于Verilog HDL硬件描述语言及可综合化设计理念,完成了PCI Express IP核RTL代码的设计。IP核代码使用Verilog HDL语言编写,分模块、分层次地设计了事务层、数据链路层和物理层的逻辑子层,并进行了可综合化设计与代码风格检查。对设计的PCI Express IP核的功能分别从协议层次和应用层次进行了验证。具体实现上,采用Denali公司的PureSuite测试套件对IP核的协议兼容性进行验证,验证范围覆盖了IP核的3个层次以及配置空间,采用QuestaSim仿真工具对IP核的应用层进行验证。仿真结果表明,设计的PCI Express IP核工作正常,性能优良。     

SoC中的IP核同步设计方法

基于对IP核复用的集成效率考虑,针对片上系统的设计特点构造了一种新型的IP核模型.该模型包括用于描述IP核的延迟信息的时序接口模块、多时钟域适应的再同步接口模块和IP功能描述模块.然后给出了该模型在片上系统中的集成方法.实际电路综合结果表明,和现有IP核集成相比,应用该模型进行片上系统集成,设计效率可以提高近30%,性能提高约15%.     

IDCT IP核的VLSI结构

摘介绍了一种新型的IDCT IP核的VLSI结构，这种并行结构结合分布式算法和基于存储器的查找表，系统自顶向下分解为模块，设计出一个不需要乘法器的高性能IP核，可以实时处理MPEG2 MP@ML。     

一种基于嵌入式微处理器内核模块的测试

基于可复用的嵌入式IP内核模块的系统级芯片（SoC）设计方法使测试面临新的挑战。文章针对IP内核模块测试断面临的技术难点，介绍了IP核模块实现测试所需要构建的硬件环境和通用结构．并以嵌入ARM微处理器棱的SoC为例，提出了具体的测试解决方案。     

Mentor授权IBM使用IP Virtual Library

Mentor Graphics公司与IBM微电子公司最近达成授权协议,将MentorGraphics公司M.IP Virtual Library中可重复使用的软件芯核用于IBM现有的“蓝色逻辑(Blue logic)”芯核,以便帮助IBM公司的ASIC客户发展芯片系统。利用Mentor Graphics公司的这个元件库中已经验证的IP模块,IBM的ASIC部门就可以将更先进的芯片功能提供给客户。