考虑源漏隧穿的DG MOSFET弹道输运及其模拟

在经典弹道输运模型中引入源漏隧穿(S/D tunneling),采用WKB方法计算载流子源漏隧穿几率,对薄硅层(硅层厚度为1nm)DG(dual gate)MOSFETs的器件特性进行了模拟.模拟结果表明当沟道长度为10nm时,源漏隧穿电流在关态电流中占25%,在开态电流中占5%.随着沟道长度进一步减小,源漏隧穿比例进一步增大.因此,模拟必须包括源漏隧穿.     

弹道MOSFET中栅隧穿电流的自洽计算

本文用非平衡Green函数方法和模式表象技术对弹道MOSFET中的栅隧穿电流进行了研究.为了简化计算,我们把栅分解成一系列的小栅并用相应的自能项来概括它们.计算结果表明栅电势和栅绝缘层厚度是起主导作用的因素.尽管沟道区态密度的复杂变化和硅层的厚度对栅隧穿电流也有影响,但并不显著.     

漏轻掺杂MOSFET的源漏穿通

测量和分析了1μm LDD MOSFET的穿通特性,与常规结构的MOSFET加以比较.结果表明,LDD结构能够有效地抑制DIBL效应、大幅度地提高短沟道MOSFET的源漏穿通电压.此外,还给出LDD MOSFET源漏穿通机制的定性解释.     

Si3N4栅MOS器件的隧穿电流模拟

随着MOS器件尺寸按比例缩小到亚100 nm时代,栅绝缘层直接隧穿(Direct Tunnel-ing,DT)电流逐渐增大.使用Si3N4材料作为栅介质,利用其介电常数高于SiO2的特性,可以在一定时期内有效地解决隧穿电流的问题.文章在二维器件模拟软件PISCES-II中首次添加了模拟高k材料MOS晶体管的器件模型,并对SiO2和Si3N4栅MOS晶体管的器件特性进行了模拟比较.     

考虑量子力学效应的超薄栅氧nMOSFET's直接隧穿电流二维模型

研究了超薄栅氧MOS器件的直接隧穿(direct tunneling,DT)电流模型问题.利用修正的WKB近似方法(modified WKB,MWKB)得到电子隧穿栅氧的几率,利用修正的艾利函数(modified Airy function,MAF)方法计算得到在高电场条件下载流子的量子化能级,从而计算出在不同偏置条件下的DT电流.模型实现了nMOSFET's栅隧穿电流的二维模拟,可以模拟在不同栅漏偏置条件下的器件工作情况,具有较广泛的适用性.通过对比表明,本模型能够与实验结果很好地吻合,且速度明显优于数值方法.利用模型可很好地对深亚微米MOS器件的栅电流特性进行预测.     

共振隧穿器件及其集成技术发展趋势和研究热点

在概括了共振隧穿器件及其集成技术的特点和分析了其发展趋势的基础上,给出了该领域当前的研究热点。     

共振隧穿二极管研究进展

简要评述共振隧穿二极管（ＲＴＤ）器件研究进展。重点探讨以下问题：为什么ＲＴＤ研究经久不衰？器件理论模型达到何等水平？器件特性、结构和材料方面有哪些关键？围绕这些问题,介绍了有关基本概念,对ＲＴＤ器件物理模型和特性近来的研究成果和前景进行了分析,并提要性地和同类的其它量子器件作了比较。     

基于肖特基栅共振隧穿三极管的器件模拟与实验分析

通过流片,制作出肖特基栅共振隧穿三极管(SGRTT).根据ATLAS软件的模拟发现,当发射极接地, 集电极接外加偏压时,栅极电压对于SGRTT的电流起到明显的控制作用.当集电极接地,栅极电压会主要影响峰值电压,其原因是栅极电压和发射极、集电极的电场分布将会改变耗尽区的分布.实验测试结果对这种现象也予以证实.     

基于肖特基栅共振隧穿三极管的器件模拟与实验分析

通过流片,制作出肖特基栅共振隧穿三极管（SGRTT） .根据ATLAS软件的模拟发现,当发射极接地,集电极接外加偏压时,栅极电压对于SGRTT的电流起到明显的控制作用.当集电极接地,栅极电压会主要影响峰值电压,其原因是栅极电压和发射极、集电极的电场分布将会改变耗尽区的分布.实验测试结果对这种现象也予以证实.     

栅隧穿电流分量研究

MOS器件尺寸缩减,导致栅氧化层厚度急剧减小,引起栅隧穿电流的迅速增大,对MOS器件特性产生了很大影响。该文基于此,重点分析和研究了栅隧穿电流分量及其特性,并针对四端MOS器件给出了相应的栅隧穿电流分量测试原理及构思。     

纳米级MOSFET器件模拟的载流子输运模型

随着半导体微细加工技术的发展,预计硅SOC的集成度可达万亿个晶体管,单个晶体管的尺寸将达到10nm范围内。因此从理论上研究纳米尺寸器件的性能和特性对发展超大规模集成电路尤为重要。综述了纳米级MOSFET器件数值模拟的量子模型,以及在该模型下用到的几种载流子输运模型,并结合模拟结果对这一模型作了评价。     

纳米金属-氧化物-半导体场效应晶体管的热电子发射和弹道输运模型

本文首先给出了SOI上纳米金属-氧化物-半导体场效应晶体管(NANO-MOSFET)的结构,它是一种非传统MOSFET.NANO-MOSFET源漏区采用金属,沟道采用本征硅,该结构避免了传统MOSFET的短沟道效应.利用一组基本器件方程式,我们模拟并分析了 NANO-MOSFET的基本特性.计算表明,NANO-MOSFET在一定范围内源漏电导受栅极电压显著调控,适用于各种数字电路,包括存储单元.另外,选取合适的直流偏置点,NANO-MOSFET可用作模拟小信号放大器.     

A study of resonant tunneling in a 3-terminal ballistic device

Preliminary results are presented for a 3-terminal device fabricated by incorporating a narrow quantum well into the collector barrier of a unipolar hot electron transistor. The structure allows unique studies of the mechanism of resonant tunneling in which the carrier injection energy and the bias across the double barrier can be independently varied. The transistor clearly shows an additional current collection threshold representing as much as 10% of the injected current attributable to tunneling via the single subband in the quantum well. This interpretation is confirmed by measurements in perpendicular and parallel magnetic fields despite the fact that theoretical estimates of the resonant tunneling current without scattering are many orders of magnitude smaller, and there are strong indications that elastic scattering in the well is responsible for the enormous discrepancy. The data tend to support proposals (Guéret, 1989a, 1989b; Wolak, 1988) that elastic scattering is responsible for the large valley currents in resonant tunneling diodes, and it appears that the tunnel process may not be completely incoherent as has frequently been assumed up to now.     

Si和Si-Ge结中不同带带隧穿模型的对比研究

We compared several different band-to-band tunneling(BTBT) models with both Sentaurus and the two-dimensional full-band Monte Carlo simulator in Si homo-junctions and Si-Ge hetero-junctions. It was shown that in Si homo-junctions, different models could achieve similar results. However, in the Si-Ge hetero-junctions, there were significant differences among these models at high reverse biases(over 2 V). Compared to the nonlocal model, the local models in Sentaurus underrated the BTBT rate distinctly, and the Monte Carlo method was shown to give a better approximation. Additionally, it was found that in the Si region near the interface of the Si-Ge hetero-junctions, the direct tunneling rates increased largely due to the interaction of the band structures of Si and Ge.     

GeSiMOSFET的纵向结构对器件性能的影响

为了研究器件参数对GeSi MOSFET器件性能的影响,本文在建立一个简单的GeSi MOSFET的器件模型的基础上,对GeSi MOSFET的纵向结构进行了系统的理论分析.确定了纵向结构的CAP层厚度、沟道层载流子面密度、DELTA掺杂浓度以及量子阱阱深之间的关系,得出了阈值电压与DELTA掺杂浓度、栅氧化层厚度及CAP层厚度之间的关系,还得出了栅压与沟道载流子面密度、栅氧化层厚度及CAP层厚度之间的关系.并且在此基础上得出了一些有意义的结果.为了更细致、精确地进行分析,我们分别对GeSi PMOSFET和GeSi NMOSFET在MEDICI上做了模拟.     

基于能带计算的纳米尺度MOS器件模拟

随着器件沟道长度的不断缩小,多栅结构（包括FinFET）被普遍认为是有效改进Ion/Ioff的手段. 量子力学效应对MOSFET中载流子分布和输运的影响已被认识和研究多年. 在沟道截面被局限在数纳米量级时,一个更基本的固体物理问题,即能带或电子结构对材料几何尺寸的依赖性,逐渐显现出来并对器件特性产生不可忽略的影响. 本文讨论如何从第一原理出发,高效率地计算沟道区的能带结构. 在得到载流子的输运参数（有效质量、迁移率等）的基础上,通过直接求解带开放边界条件的薛定谔方程以得到器件的电学特性. 考虑到应力对能带结构和散射机制的影响,还研究了载流子迁移率与晶向的关系.     

SOI MOSFETI－V特性的计算机模拟

本文研究了ＳＯＩＭＯＳＦＥＴ的Ｉ－Ｖ特性，建立了一套模拟ＳＯＩ器件工作特性的解析模型，适用于不同的ＳＯＩ膜厚和各种前、背栅的偏置情况，在各种不同情况下由计算机自动选择适当模型进行拟合，该模型物理意义明确，计算简便快速，所用参数易于提取。     

Experimental evidence of mobility enhancement in short-channel ultra-thin body double-gate MOSFETs by magnetoresistance technique

Double-gate transistor with ultra-thin body (UTB) has proved to offer advantages over bulk device for high-speed, low-power applications. There is thus a strong need to obtain an accurate understanding of carrier transport and mobility in such device. In this work, we report for the first time an experimental evidence of mobility enhancement in UTB double-gate (DG) MOSFETs using magnetoresistance mobility extraction technique. Mobility in planar DG transistor operating in single- and double-gate mode is compared. The influence of different scattering mechanisms in the channel is also investigated by obtaining mobility values at low temperatures. The results show a clear mobility improvement in double-gate mode compared to single-gate mode mobility at the same inversion charge density. This is explained by the role of volume inversion in ultra-thin body transistor operating in DG mode. Volume inversion is found to be especially beneficial in terms of mobility gain at low-inversion densities.     

适于器件及电路分析的全耗尽短沟道LDD／LDSSOI MOSFET器件模型

本文系统描述了全耗尽短沟道ＬＤＤ／ＬＤＳＳＯＩＭＯＳＦＥＴ器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽ＳＯＩＭＯＳＦＥＴ模型，文中着重分析了器件进入饱和区后出现的沟道长度调制效应，及由于ＬＤＤ／ＬＤＳ区的存在对本征ＭＯＳ器件电流特性的影响。