基于FPGA的PLC位信息输出控制器设计

提出应用FPGA设计PLC位信息输出与读取控制器的思路。该控制器执行输出位信息相关命令时,在内部时序脉冲控制下按照Y编号地址自主完成位信息在位存储单元的寻址和读写操作;论述了控制器的电路构成和基本原理,应用Verilog HDL语言实现硬件电路的构建与连接;测试表明,该控制器在PLC用户程序执行过程中可以自主将位信息按要求输出和读取,使输出位信息命令的执行与系统其它功能模块实现并行处理,提高了PLC执行指令序列的速度,缩短了PLC扫描周期。     

基于FPGA的非线性预测控制器设计

对于非线性程度较高的复杂对象,非线性模型预测控制（NonlinearModelPredictiveControl,NMPC）是一种有效的控制策略。为了实现对这类对象的有效控制,设计了一种基于FPGA（FieldProgrammableGateArray）的非线性预测控制器,该嵌入式控制器具有灵活性和高适应性等特点,能够应用于工业现场控制。为了满足工业控制的可行性和实时性要求,提出了一种序贯二次规划（SQP）算法的改进算法,在FPGA有限的计算资源下,保证每个采样间隔内都能得到NMPC优化问题的可行解。经仿真实验证明,采用非线性预测控制器在计算速度和精度上都能达到较好的性能。     

基于FPGA自主控制浮点加减控制器设计

为实现一种能够自主完成浮点数加/减运算功能的浮点数加/减运算执行控制器,提出了一种基于采用FPGA并行操作电路硬连接的浮点数加/减运算控制电路及其时序控制方法;该控制器在接收到操作数类型与参与运算的操作数后,在内部时序脉冲作用下.可以自主完成操作数的配置以及浮点数加/减法运算的功能,运算结果传输到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数类型与操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率可达178.317 M,从输入端口到输出端口的延时数据为:最小延时是3.185 ns,最大延时是15.336 ns,耗用的IO输入输出端口占总资源的27.92%,数据表明该控制器提高了运算器的运算速度,且能够自主完成浮点数加/减运算。     

基于FPGA自主控制浮点加减乘除控制器设计

为实现一种多浮点操作数乘法运算的自主运算控制器,提出了一种基于FPGA并行操作的硬连接电路的多浮点数乘法运算控制器及其时序控制的方法,该控制器对一条多浮点操作数乘法运算指令的命令字和多浮点操作数连续写入并存储,在内部时序脉冲作用下,可以自主完成读出浮点操作数执行乘法运算,写入存储多浮点操作数过程与执行乘法运算命令的过程能够并行进行;在控制器执行乘法运算命令过程中,系统可以读出执行命令过程中的中间结果和最终运算结果;论述了该控制器的电路构成和基本原理,分析命令字与多操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率为250MHz,从输入到输出端口最小延时是3.185ns,最大延时是15.336ns,且能够自主完成浮点数乘法运算。     

基于FPGA的ZBT SRAM接口控制器的设计

Zero Bus Turnaround(ZBT)SRAM是一种高速存储器,根据其操作接口的时序要求,本文介绍了一种基于Altera Stratix和Stratix GX FPGA的ZBTSRAM接口控制器,在文中详细介绍了ZBT SRAM的接口时序和fTPGA接口控制器的结构以及对ZBT SRAM的读写操作过程。     

基于FPGA的大屏幕新型控制器设计

基于克服LED大屏幕传统的DMA控制器占用资源多,异步操作等缺陷,在实际运用中设计了一种专用LED大屏幕DMA控制器.通过仿真及实验验证,专用DMA控制器显示出了其相对于传统LED大屏幕DMA控制器更加优良的性能及应用前景,具有实用价值.     

基于FPGA的液晶显示控制器设计

液晶显示器由于具有低压、微功耗、显示信息量大、体积小等特点,在移动通信终端、便携计算机、GPS卫星定位系统等领域有广泛用途,成为使用量最大的显示器件[1].     

基于FPGA的步进电机控制器设计

步进电机是一种将电脉冲信号转换成相应的角位移的特殊电机,每改变一次通电状态,步进电机的转子就转动一步.目前大多数步进电机控制器需要主控制器发送时钟信号,并且要至少一个I/O口来辅助控制和监控步进电机的运行情况.在单片机或DSP的应用系统中,经常配合CPLD或者FPGA来实现特定的功能.本文介绍通过FPGA实现的步进电机控制器.该控制器可以作为单片机或DSP的一个直接数字控制的外设,只需向控制器的控制寄存器和分频寄存器写入数据,即可实现对步进电机的控制.     

Virtex 6 FPGA的eMMC控制器设计

介绍了 eMMC芯片的技术特点、工作原理,以及控制器的设计方案。该设计基于 Xilinx公司的 Virtex 6系列FPGA芯片,实现了控制器的设计方案,并给出了仿真结果,验证了该设计方案的可行性。此外,该设计均采用硬件逻辑实现,具有速度快、通用性强、可靠性高的特点。     

基于FPGA的模糊逻辑控制器的硬件实现

提出了一种基于现场可编程门阵列(FPGA)的模糊逻辑控制器的硬件实现方法,并将其用于倒立摆控制系统。实验研究表明,在倒立摆倾角小于10°时,软件或硬件控制效果相当,在倾角大于10°时硬件模糊控制器的控制效果明显优于软件模糊控制器的控制效果,而且前者的抗扰动性能更好。当倾角大于30°时,由于机械性能方面的原因,倒立摆的稳定性有所降低。因此,采用该方法不仅快,而且是一种足以灵活完成数字模糊控制器的方法。该设计方法稍加修改亦可应用于其他控制场合,具有良好的通用性。     

基于FPGA的逻辑分析仪的设计

介绍了一种用FPGA构成的信号处理装置,该装置和计算机结合使用可以实现数字和模拟混合信号的逻辑分析。文章给出了该装置的设计方案和具体实现方法。这种方法将FPGA的特点与PC的特点结合在一起,具有一定的实用性。实践证明这种方案性能在中低速系统应用中优于普通示波器,且其性价比优于普通逻辑分析仪。该装置可以作为逻辑分析仪使用。     

基于FPGA的四相步进电动机控制器的设计

介绍了一种基于FPGA的四相步进电动机控制器的设计方案,给出了其控制原理、相关模块的设计及应用实例。该控制器采用全数字化控制,使用Verilog HDL语言编程,能够实现四相步进电动机的复位、脱机、转速和正反转控制。仿真及应用结果表明,该控制器控制灵活、调速范围大、精度高、运行稳定可靠。     

基于LabVIEW的模糊控制器设计与仿真

以LabVIEW编程软件为基础,介绍了其中控制模块中模糊逻辑工具包(Fuzzy LogicToolkit)中的子程序(VI),并应用其中模糊逻辑控制器设计VI构建模糊控制器的方法。设置隶属度函数,建立模糊控制规则,创建模糊推理关系,实现对模糊控制器设计的具体步骤,并结合电液伺服模糊控制系统实例,利用模糊逻辑(Fuzzy logic)模块及LabVIEW提供的仿真模块(Simulation Module)建立系统仿真框图。通过仿真曲线,分析模糊控制器控制效果及其影响因素,从而大大缩短模糊控制器的设计周期,具有较大的工程实用价值。     

通用逻辑控制器的设计

该文介绍了一种以单片机为核心,C51编程语言为开发工具来构建一个能实现9种逻辑功能的通用逻辑控制器的设计过程,该通用逻辑控制器能够代替定时器、继电器等设备,更经济、更快速、更灵活地解决简单开关量控制任务。程序按照状态变化进行设计开发,目前该产品已投入批量生产,使用效果良好。     

基于FPGA逻辑分析仪的设计

研制了一种基于FPGA逻辑分析仪的实现方案,系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件采用了AVR单片机控制模块、FPGA采样模块和外部电路作输入/输出信号调理模块,通过较为合理的设计,完成了简易逻辑分析仪系统。     

通用逻辑控制器的设计

该文介绍了一种以单片机为核心，C51编程语言为开发工具来构建一个能实现9种逻辑功能的通用逻辑控制器的设计过程，该通用逻辑控制器能够代替定时器、继电器等设备，更经济、更快速、更灵活地解决简单西关量控制任务。程序按照状态变化进行设计开发。目前该产品已投入批量生产，使用效果良好。     

一种基于PFLC的可演化模糊逻辑控制器设计与实现

常规的模糊控制器主要通过计算机软件或单片机实现,但模糊控制器是一个高度并行的系统,实时性、自适应性要求较高,这种实现方式不能满足现代模糊控制器的设计要求。要解决这个问题必须从算法和器件结构入手。本文提出以可编程模糊逻辑控制器芯片（PFLC）作为可演化的部件,利用遗传算法优化生成模糊规则的演化硬件结构。模糊规则的自适应性是通过引入可调整因子,根据环境的变化自寻优获得。以典型二阶系统模糊控制为例进行仿真实验,其结果表明了这个可演化的模糊逻辑控制器结构的可行性。     

一种可演化的查表式模糊逻辑控制器设计与实现

常规的模糊控制器主要通过计算机软件或单片机实现,但模糊控制器是一个高度并行的系统,实时性、自适应性要求较高,这种实现方式不能满足现代模糊控制器的设计要求.要解决这个问题必须从算法和器件结构入手.根据多值逻辑和PLA理论,提出了一种可演化的查表式模糊逻辑控制器.根据模糊逻辑控制器查询表的对称性和单调性特点,提出了一种查询表的简单生成算法.利用J门和PLA设计查询表硬件电路.以典型二阶系统模糊控制为例进行仿真实验,其结果表明了这个可演化的模糊逻辑控制器结构的可行性.