SW-Log-MAP译码算法在3G移动通信中的应用

SW-Log-MAP译码算法在传统Turbo译码算法Log-MAP的基础上进行了改进,在保证译码性能的前提下,大大降低其运算复杂度,并将滑动窗的方法应用于译码模块,大大减少了存储空间;并且,在简化后的Turbo译码器基础上,通过仿真,对Turbo码的误码率性能进行研究,分析交织长度、滑动窗、纠正函数等因素对于译码性能的影响。     

Turbo译码及其Log-MAP简化算法的研究

Log-MAP算法作为MAP算法的简化,已被广泛应用到Turbo译码器中。文中首先讲述了Turbo码的迭代译码原理,然后重点讲述了Log-MAP算法及其几种适用于可编程器件的简化近似算法,最后对不同的简化Log-MAP算法进行了仿真比较。     

Turbo译码改进算法的应用研究

在传统的Turbo译码算法Log-MAP的基础上进行改进,提出了SW-Log-MAP译码算法.仿真表明:在保证译码性能的前提下,改进算法大大降低其运算复杂度,并将滑动窗的方法应用于译码模块,大大减少了存储空间.     

高性能的Max-Log-MAP线性分段算法研究

针对Max-Log-MAP算法存在译码性能比Log-MAP算法差0.5dB,而Log-MAP算法复杂度大的问题。论文提出了用线性分段(piecewise-linear term:PLT)的最大值运算来替代Log-MAP算法中雅克比公式,并通过研究比例因子对译码性能的影响,获得了最佳的优化Turbo译码性能的方法。研究结果证明,用分段项数r等于3,比例因子s为0.7时,获得的Turbo译码性能略优于Log-MAP算法,而算法的计算复杂度比Max-Log-MAP算法仅增加一次乘法、一次加法和求最大值运算。     

Turbo译码器基于组合逻辑电路的低复杂度Log-MAP算法

自Turbo编码问世以来,为了实现较低复杂度和优良比特误码率(BER)性能的Turbo译码器,已经有多种简化的对数最大后验概率(Log-MAP)算法被提出。针对Log-MAP算法,提出了一种基于组合逻辑电路(CLC)的复杂度很低的硬件实现架构。该CLC架构可以应用于所有现有的简化Log-MAP算法,只需将其中用于计算fc的算术模块替换为逻辑电路。通过仿真及FPGA实现验证了在相同BER性能下,使用提出的架构可以节约多达30%的硬件资源。此外,该CLC架构无需关注fc是否能用一个简单的函数描述即可硬件实现Log-MAP算法。     

Wimax系统双二进制Turbo码的译码算法及VLSI实现

设计了一款应用于World Interoperability for Microwave Access (Wimax)系统的双二进制Turbo码译码器.该译码器对传统Max-log-MAP译码算法进行改进,在增加很少计算复杂度下有效地补偿了传统算法中max计算带来的误差.此外,提出了一种低复杂度,适用于Wimax系统中所有Turbo码码长的通用交织器结构.仿真结果表明,改进的Max-log-MAP译码算法在误码率10-4下相对于传统算法获得了约0.35~0.4 dB的译码增益;提出的通用交织器结构明显降低了译码器的计算复杂度和面积,提高了系统的吞吐率.该译码器可以在200 MHz工作频率下得到20.91 Mb/s的吞吐率,完全满足Wimax系统数据率的要求.     

LTE-Advanced标准中一种基于反向重算的低存储容量Turbo码译码器结构设计

在LTE-Advanced标准中,为满足移动环境下的低功耗要求,低存储容量的译码器结构设计引起了广泛关注.本文在分解Turbo码网格图的基础上,研究了前向状态度量的反向重算方法,提出了一种基于反向重算的低存储容量译码器结构设计方案.在Log-MAP算法下研究了一种适合反向重算的修正雅可比对数式实现方法,推导了反向重算的数学表达式,并给出了实现结构.结果表明,所涉及的反向重算译码结构,以很小的冗余计算为代价将存储容量降低了50%,译码性能非常接近Log-MAP算法,在冗余计算复杂度、存储容量和译码性能指标上具有更好的均衡性.     

深空通信中的线性Log-MAP算法

Turbo码由于具有逼近香农信道容量限的性能,已经被CCSDS标准采纳。译码算法是Turbo码译码的关键组成部分,也是影响其性能的关键因素,而MAP类译码算法以其优越的性能成为译码算法的主体。在对MAP类译码算法的译码复杂度和性能仿真对比、分析的基础上,针对深空通信中的低信噪比、低误比特率的要求,提出一种线性Log-MAP算法方案,该方案在保证性能损失尽可能小的前提下,有效降低了计算复杂度,适用于深空通信的实际要求。     

一种采用非均匀量化的近似Log-MAP算法

为了简化Log-MAP算法、减小其硬件查表实现时所占用的外存储单元,采用了非均匀量化的方法分别对Log-MAP算法中的校正函数进行两电平和五电平近似,从而得到相应的量化函数。并将该量化函数用于LTE Turbo译码器,在AWGN信道上进行软迭代译码仿真。仿真结果表明,两电平和五电平非均匀量化的近似Log-MAP算法将Max-Log-MAP算法的译码性能提高了0.2～0.3 dB,与原Log-MAP算法性能接近,但却能大大减少查表时需要检索的数据量。     

LTE系统中Turbo译码的改进算法

LTE系统对可靠通信提出了更高的要求,这在一定程度上依赖于信道编码的性能。针对LTE系统中的Turbo译码算法进行了研究,在Max-Log-MAP和Log-MAP算法的基础上提出了一种改进算法。理论分析和仿真结果表明,这种改进算法的性能有进一步提升,并且更加易于硬件实现,具有较低的复杂度。     

LTE系统中Turbo编译码仿真与性能分析

介绍了LTE Turbo编译码方法,基于硬件实现对编码和交织器的计算进行了简化,提高了编码效率,利用Matlab仿真分析性能,分别采用Log-MAP算法和Max-Log-MAP算法进行译码,实现时结合项目需求综合考虑采用了误码率性能较好的Log-MAP算法。     

The Performance of ST-Turbo TC Based on the Improved Log-MAP Algorithm

The iterative decoding in turbo code has very high decoding complexity. This paper adopts the improved Log-MAP algorithm for decoding of Space-Time Turbo Trellis Code (ST-Turbo TC) in the slow Rayleigh fading channels. Using the MacLaurin formulae, the proposed algorithm expands the logarithmic function of the Log-MAP. It makes the computation much easier and the operation of the hardware system much faster. Simulation results show that the proposed algorithm performs very closely to the Log-MAP algorithm for decoding of ST-Turbo TC in slow Rayleigh fading channels.     

一种改进的空时Turbo网格码Log-MAP译码算法

提出应用于多天线系统的空时编码是未来无线移动通信中极具前途的一种技术.文中在详细论述了空时Turbo 网格码的基础上,针对Log-MAP译码提出了优化方案.仿真结果表明, 新的算法在大大降低译码复杂度的同时较好地保持了译码性能, 使其非常接近Log-MAP 算法的译码性能,同时也非常有利于硬件实现.     

一种合并状态度量计算的高效并行Turbo码译码器结构设计及FPGA实现

为满足无线通信中高吞吐、低功耗的要求,并行译码器的结构设计得到了广泛的关注。基于并行Turbo码译码算法,研究了前后向度量计算中的对称性,提出了一种基于前后向合并计算的高效并行Turbo码译码器结构设计方案,并进行现场可编程门阵列(field-programmable gate array,FPGA)实现。结果表明,与已有的并行Turbo码译码器结构相比,本文提出的设计结构使状态度量计算模块的逻辑资源降低50%左右,动态功耗在125 MHz频率下降低5.26%,同时译码性能与并行算法的译码性能接近。     

3G系统中Turbo译码改进及DSP实现

由于Turbo码优异的纠错性能,使其在第三代移动通信系统中倍受重视。为了解决Turbo码存在的译码复杂度大、译码延时长的缺点,在分析已有的Max-Log-Map码译码算法基础上,针对DSP的特点进行改进,提出加入滑动窗和改进的归一化度量算法,在保证译码性能的前提下,大大降低其运算复杂度,并将滑动窗的方法用于译码模块,极大的减少了存储空间。     

Turbo码的一种高效改进型MAP译码算法

该文给出了一种改进型最大后验概率(MAP)译码算法用于实现并行级联卷积码(Turbo码)的最优译码。与基于对数域的Log-MAP算法相比较,该文给出的算法不引入对数域,但能够完全消除标准MAP算法在迭代过程中必须进行的大量指数和对数运算。计算机仿真结果表明,这种具有最优纠错性能的改进型MAP算法能够显著减少运行时间,其译码效率甚至优于牺牲了较多纠错性能的最快速的对数域MAP译码算法(Max-Log-MAP)。     

一种交错并行高速TPC译码器的设计

Turbo乘积码(TPC)作为一种高码率编码在带限通信系统中有着广泛的应用,但是大多数TPC译码器存在结构复杂、资源消耗高、处理时延大的问题.为此,提出了一种交错并行流水线处理结构的译码器,并通过译码过程中测试序列的合理排序以及使用相关运算代替最小欧式距离计算等算法优化设计,简化了译码器的实现复杂度,现场可编程门阵列(FPGA)资源消耗相比传统设计降低了35%,提高了译码速度.在Xilinx公司的FPGA芯片XC5VSX95T上完成了译码器的硬件实现,达到80 Mbit/s的译码速度,通过增加子译码器个数还可进一步提升译码吞吐率.