共查询到20条相似文献,搜索用时 0 毫秒
1.
为研究深亚微米尺度下应变 Si Ge沟改进 PMOSFET器件性能的有效性 ,运用二维数值模拟程序MEDICI模拟和分析了 0 .1 8μm有效沟长 Si Ge PMOS及 Si PMOS器件特性。Si Ge PMOS垂直方向采用 Si/Si Ge/Si结构 ,横向结构同常规 PMOS,N+ -poly栅结合 P型δ掺杂层获得了合理阈值电压及空穴局域化。研究表明 ,经适当设计的 Si Ge PMOS比对应 Si PMOS的 IDmax、gm、f T均提高 1 0 0 %以上 ,表明深亚微米尺度 Si Ge沟PMOSFET具有很大的性能提高潜力 相似文献
2.
基于流体动力学能量输运模型 ,利用二维仿真软件 Medici研究了深亚微米槽栅 PMOS器件衬底和沟道掺杂浓度对器件抗热载流子特性的影响 ,并从器件内部物理机理上对研究结果进行了解释。研究发现 ,随着沟道杂质浓度的提高 ,器件的抗热载流子能力增强 ;而随着衬底掺杂浓度的提高 ,器件的抗热载流子性能降低。这主要是因为这些结构参数影响了电场在槽栅 MOS器件内的分布和拐角效应 ,从而影响了载流子的运动并使器件的热载流子效应发生变化 相似文献
3.
基于能量输运模型对由凹槽深度改变引起的负结深的变化对深亚微米槽栅PMOSFET性能的影响进行了分析,对所得结果从器件内部物理机制上进行了讨论,最后与由漏源结深变化导致的负结深的改变对器件特性的影响进行了对比.研究结果表明随着负结深(凹槽深度)的增大,槽栅器件的阈值电压升高,亚阈斜率退化,漏极驱动能力减弱,器件短沟道效应的抑制更为有效,抗热载流子性能的提高较大,且器件的漏极驱动能力的退化要比改变结深小.因此,改变槽深加大负结深更有利于器件性能的提高. 相似文献
4.
凹槽深度与槽栅PMOSFET特性 总被引:4,自引:3,他引:1
基于能量输运模型对由凹槽深度改变引起的负结深的变化对深亚微米槽栅 PMOSFET性能的影响进行了分析 ,对所得结果从器件内部物理机制上进行了讨论 ,最后与由漏源结深变化导致的负结深的改变对器件特性的影响进行了对比 .研究结果表明随着负结深 (凹槽深度 )的增大 ,槽栅器件的阈值电压升高 ,亚阈斜率退化 ,漏极驱动能力减弱 ,器件短沟道效应的抑制更为有效 ,抗热载流子性能的提高较大 ,且器件的漏极驱动能力的退化要比改变结深小 .因此 ,改变槽深加大负结深更有利于器件性能的提高 . 相似文献
5.
凹槽栅MOSFET凹槽拐角的作用与影响研究 总被引:5,自引:0,他引:5
短沟道效应是小尺寸MOSFET中很重要的物理效应之一,凹槽栅MOSFET对短沟道效应有很强的抑制能力,通过对凹槽栅MOSFET结构,特性的研究,发现凹槽拐角对凹槽栅MOSFET的阈值电压及特性有着显著的影响,凹槽拐角处的阈值电压决定着整个凹槽栅MOSFET的阈值电压,凹槽拐角的曲率半径凹槽MOSFET一个重要的结构参数,通过对凹槽拐角的曲率半径,源漏结深及沟道掺杂浓度进行优化设计,可使凹槽栅MOS 相似文献
6.
7.
8.
9.
10.
11.
高k栅介质MOSFET电特性的模拟分析 总被引:2,自引:0,他引:2
对高k栅介质MOSFET栅极漏电进行研究 ,确定栅介质的厚度 ,然后使用PISCES Ⅱ模拟器对高k栅介质MOSFET的阈值电压、亚阈斜率和Idsat/Ioff进行了详细的分析研究。通过对不同k值的MOSFET栅极漏电、阈值电压、亚阈斜率和Idsat/Ioff的综合考虑 ,得出选用k <5 0且Tk/L≤ 0 .2的栅介质能获得优良的小尺寸MOSFET电性能。 相似文献
12.
在考虑到杂质的不完全离化作用时,建立了S iC埋沟PM O SFET在发生表面多子耗尽时的电流解析模型。实验结果和模拟结果的一致性说明了此模型的准确性。在300~600 K温度范围表面弱电场的条件下,由于杂质不完全离化作用得到充分体现,因此器件的工作状态有不同于常规模型下的特性;当温度升高时离化率的增大使得杂质的不完全离化作用得不到体现,所以文中模型的结果向常规模型的结果靠近,且都与实验结果接近。同时为了充分利用埋沟器件体内沟道的优势,对埋沟掺杂的浓度和深度也进行了合理的设计。 相似文献
13.
基于流体动力学能量输运模型,利用二维仿真软件Medici对深亚微米槽栅PMOS器件的几何结构参数,如:沟道长度、凹槽拐角、凹槽深度和漏源结深导致的负结深对器件抗热载流子特性的影响进行了研究。并从器件内部物理机理上对研究结果进行了解释。研究发现,在深亚微米和超深亚微米区域,槽栅器件能够很好地抑制热载流子效应,且随着凹槽拐角、负结深的增大,器件的抗热载流子能力增强。这主要是因为这些结构参数影响了电场在槽栅MOS器件的分布和拐角效应,从而影响了载流子的运动并使器件的热载流子效应发生变化。 相似文献
14.
采用自洽解方法求解一维薛定谔方程和二维泊松方程,得到电子的量子化能级和相应的浓度分布,利用MWKB方法计算电子隧穿几率,从而得到不同栅偏置下超薄栅介质MOSFET的直接隧穿电流模型。一维模拟结果与实验数据十分吻合,表明了模型的准确性和实用性。二维模拟结果表明,低栅压下,沟道边缘隧穿电流远大于沟道中心隧穿电流,沟道各处的隧穿电流均大于一维模拟结果;高栅压下,隧穿电流在沟道的分布趋于一致,且逼近一维模拟结果。 相似文献
15.
为充分利用应变 Si Ge材料相对于 Si较高的空穴迁移率 ,研究了 Si/Si Ge/Si PMOSFET中垂直结构和参数同沟道开启及空穴分布之间的依赖关系。在理论分析的基础上 ,以数值模拟为手段 ,研究了栅氧化层厚度、Si帽层厚度、Si Ge层 Ge组分及厚度、缓冲层厚度及衬底掺杂浓度对阈值电压、交越电压和空穴分布的影响与作用 ,特别强调了 δ掺杂的意义。模拟和分析表明 ,栅氧化层厚度、Si帽层厚度、Si Ge层 Ge组分、衬底掺杂浓度及 δ掺杂剂量是决定空穴分布的主要因素 ,而 Si Ge层厚度、缓冲层厚度和隔离层厚度对空穴分布并不敏感。最后总结了沟道反型及空穴分布随垂直结构及参数变化的一般规律 ,为优化器件设计提供了参考。 相似文献
16.
首先建立了应变SiGe沟道PMOSFET的一维阈值电压模型,在此基础上,通过考虑沟道横向电场的影响,将其扩展到适用于短沟道的准二维阈值电压模型,与二维数值模拟结果呈现出好的符合。利用此模型,模拟分析了各结构参数对器件阈值电压的影响,并简要讨论了无Sicap层器件的阈值电压。 相似文献
17.
18.
利用双子带近似,从理论上研究了远程界面粗糙散射对叠层高k栅介质MOSFET反型载流子迁移率的退化作用,模拟了叠层高k栅介质结构参数和材料参数对远程界面粗糙散射的影响。结果表明,对于精确的迁移率模型,远程界面粗糙散射必须加以考虑,另外,在设计叠层高k栅介质MOSFET时,在EOT得到满足的条件下,尽可能利用具有较高介电常数的界面层和具有较低介电常数的高k栅介质,可以减小迁移率退化。 相似文献
19.
在台栅垂直双扩散金属-氧化物-半导体场效应晶体管(VDMOSFET)的结构基础上,利用常规硅工艺技术,研制出了一种具有屏蔽栅结构的射频功率VDMOSFET器件,在多晶硅栅电极与漏极漂移区之间的氧化层中间加入了多晶硅屏蔽层,大幅度降低了器件的栅漏电容Cgd。研制出的屏蔽栅结构VDMOSFET器件的总栅宽为6 cm、漏源击穿电压为57 V、漏极电流为4.3 A、阈值电压为3.0 V、跨导为1.2 S,与结构尺寸相同、直流参数相近的台栅结构VDMOSFET器件相比,屏蔽栅结构VDMOSFET器件的栅漏电容降低了72%以上,器件在175 MHz、12 V的工作条件下,连续波输出功率为8.4 W、漏极效率为70%、功率增益为10 dB。 相似文献
20.
研究了用注 F工艺制作的短沟 MOSFET的热载流子效应。实验结果表明 ,在栅介质中注入适量的 F能够明显地减小由热载流子注入引起的阈电压漂移、跨导退化和输出特性的变化。分析讨论了 F的抗热载流子损伤的机理 相似文献