集成电路的互连线材料及其发展

集成电路(Integrated Circuits)的快速发展,导致对互连线的材料要求更高,互连线的问题成为了集成电路的研究热点。尤其是当电路的特征尺寸越来越小的时候,互连线引起的各种效应是影响电路性能的重要因素。本文阐述了传统金属铝以及合金到现在主流的铜以及正在发展的新型材料——碳纳米管作为互连线的优劣,并对新型光互连进行了介绍。     

基于微分求积法的互连线灵敏度分析

提出一种基于微分求积法、对互连线的响应波形进行灵敏度分析的新方法．以传输线时域模型对互连 线进行建模,在此基础上导出灵敏度分析模型．由于利用了所有离散点的信息,微分求积法通常只需要较少的采样 点就能达到较高的精度．数值算例证明了该方法的有效性．     

集成电路的互连线延迟分析

IC制造技术先后进入亚微米、VDSM和LIDSM工艺,互连线延迟关注随之逐渐增强.事实上,互连线延迟早已超过了器件延迟,使IC设计重点转移到以互连线设计为核心.在对互连延迟模型、延迟影响因素、互连线延迟优化以及互连线延迟对IC设计的影响作简要分析基础上,给出了有价值的总结.     

一种线长和时延双重驱动的布局算法

针对标准单元模式的超大规模集成电路布局问题,本文提了一种新的基于线长和时延双重优化目标的布局算法。在以优化线长为目标函数的布局结果基础上,进一步优化了芯片的时延特性,并通过算法设计较好地解决了二者优化方向的一致性。通过标准单元测试电路的实验结果比对,该算法在线长及时延优化方面综合性能良好。     

基于缺陷均匀分布的互连线间耦合电容分析

互连线的寄生效应是制约深亚微米VLSI电路实现高速、高密度的关键因素.文中分析了集成电路制造过程中的工艺缺陷对互连线间寄生电容的影响,给出了考虑缺陷等因素的线间寄生电容模型.模拟结果表明,导电冗余物缺陷明显增加了线间寄生电容,从而对电路的可靠性有较大影响.     

时延驱动的布线算法最新研究进展

现有时延驱动布线算法的工作主要分为三个方面:时延模型、目标形式化、解空间。论文以时延模型为主线,介绍了近10年来提出的时延驱动的布线算法。在对各算法尤其是non-Hanan框架下的各优化算法进行深入分析的基础上,得出了一些有益的结论,并指出了进一步工作的方向。     

一种时延受限的最优时延抖动路由算法

研究多播端到端时延受限条件下的最优时延抖动问题,提出一种有效的多播路由算法。通过修改源节点到目的节点的路径,使时延较小的目的节点获得尽可能大的时延值,时延较大的目的节点获得尽可能小的时延值。仿真结果表明,该算法能获得较小的时延抖动。     

改进的互功率谱时延估计算法

麦克风阵列的声源定位一直是阵列信号处理领域的研究热点.以互功率谱相位估计法（mutual power spectrum phase estimation,CSP）为代表的时延估计法因为其原理简单、计算量小、易于实现而得到广泛应用.虽然CSP算法在高信噪比环境下有不错的估计效果,但当信噪比较低和声学场景较复杂时,算法效果急剧下降.为了解决这一问题,本文对CSP算法进行改进.通过对CSP算法的时延估计结果进行筛选,剔除不合理的时延值,更新算法参数后重新进行估计以得到合理的时延值,并经过多帧信号加权得到声源的时延值与位置信息.为了验证所提算法的有效性,本文分别在Matlab与真实环境下进行了实验验证,结果表明,改进后的CSP算法相比原有算法在时延估计精度方面有明显改善.     

新的基于MPH的时延约束Steiner树算法

为了在时延约束条件下进一步优化多播树代价并降低算法的复杂度,研究了时延受限的Steiner树问题。在DCMPH算法的基础上,通过改进节点的搜索路径,提出了一种新的基于MPH的时延约束Steiner树算法。该算法中每个目的节点通过最小代价路径加入当前多播树;若时延不满足要求,则通过合并最小时延树进而产生一个满足时延约束的最小代价多播树。仿真实验表明,新算法在性能、空间复杂度方面均优于DCMPH算法。     

时延差驱动的门级耗估算算法

提出一种基于ROBDD图和时延差的组合电路门级平均功耗估算算法，该算法适用于单位延迟模型和一般的延迟模型。算法用时匀质Markov链模型描述信号的变化，电路中各节点的开关活动率用功能翻转与毛刺翻转之和来衡量；根据信号之间的再汇聚特性生成超门，构造局部的ROBDD图（最简有序二叉决策图）来估算功能翻转；根据信号到达单元门各输入端之间的延迟差，构造毛刺产生模型，估算毛刺翻转。该算法通过构造 节点的有约束超门缩小了ROBDD的规模；在考虑信号再汇聚而导致的信号相关性的同时，还比较精确地考虑由于延时误差而产生的毛刺功耗。实验结果显示，与Monte-Carlo统计模拟方法相比，算法的估算精度在10％以内，运行速度要快一个数量级。     

集总RLC互连树的建模及门负载延迟的近似计算

利用一段简单的电路模型对门输出端的集总RLC互连树建模并计算门负载延迟．采用二叉树的数据结构表示集总RLC互连树,从而快速计算互连树入端导纳的分量,进一步导出II-RLC模型中的R1,L1,C1和C2参数,计算出斜坡输入时的门负载延迟．实验证明,应用文中模型计算出的门负载延迟与Spice延迟偏差不超过3％,因此该模型适合设计验证中门延迟的近似计算．     

集成电路互连延迟问题的研究及对策

随着深亚微米集成电路的发展,互连延迟现象对信号完整性、功耗等的影响正在增加。本文讨论了影响互连线延迟的因素,并讨论了从降低信号摆幅、改变开关阈值方面解决延迟、功耗等问题。     

A novel structural modeling and analysis of VLSI interconnect with an RLC tree network system using a BG/SEBD approach

A practical and effective novel graphical structural modeling and analysis approach is presented.This approach is used for solving the state interactions modeling problem caused by the model approximations in VLSI interconnect for RLC tree network systems.The bond graph (BG) energy model with a simulink energy-based block diagram (SEBD) algorithm is developed.The dynamic behaviors of an example of VLSI interconnect with a 20th-order RLC tree are presented.Methods of sequent structuring and the delineation o...     

基于网络包延迟偏差的硬件动态拥塞控制机制

互连网络已经成为提升高性能计算系统性能的技术瓶颈。对高性能互连网络中的拥塞控制进行研究,针对通信热点的形成过程,给出了一种基于网络包延迟偏差的硬件动态拥塞控制机制CMDPD,利用网络包传输延迟偏差预判网络拥塞状态,控制端到端网络注入,避免拥塞形成。构建了模拟环境,在Fat-tree和Dragonfly两种网络结构下,对CMDPD进行了模拟实验。结果表明,在Fat-tree网络中CMDPD的吞吐率可提高5%~12%。     

基于频率法和MCU的智能RLC测量仪研制

本文提出以89C51单片机系统为核心的RLC智能测量仪的设计制作方法。该测量仪充分利用了单片机的硬件资源，简洁而高效运行的软件设计思想．实现RLC参数的自动测量和显示。克服了传统的外加交流测量法电源波动易引起偏差和文氏电桥测量法参数调节复杂等问题。系统结构紧凑、操作方便，且测量精度高、响应快、测量范围宽。     

基于时延估计组合模型的NCS控制方法研究

在对网络传输时延的组成和特性进行分析的基础上,针对双边网络控制系统,提出了一种时延估计组合模型,并对该组合模型的有效性进行了评估。利用该模型进行网络时延估计,估计结果用来设计网络时延补偿控制器,以实际网络时延为实验数据进行了仿真实验,实验结果表明网络控制系统的动态性能有了明显改善,同时进一步证实了时延估计组合模型的有效性。     

基于TCP/RLC无线分组数据传输方案的研究

提出了RLC层数据传输方案,并针对这一方案对传统的TCP层传输策略做了改进.     

基于网络驱动接口规范的网络时延测量位置误差消除方法

在网络性能测量中,位置误差是影响网络时延测量精度的主要因素之一。针对位置误差问题,提出一种基于Windows网络驱动接口规范(NDIS)的时延测量改进方法。通过在微端口驱动(MD)和协议驱动(PD)间插入一个NDIS中间层驱动(ID)程序,将测量时间戳记录位置从应用程序下移到该中间层驱动,测量程序依据其记录的时间戳计算网络时延值。实验结果表明,与传统方法比较,在不同主机负载和包长度下,所提方法基本消除了位置误差,测量值标准差小于10μs,并且不需要额外软硬件支持,测量成本低,适合普遍采用。     

PROTEUS在智能RLC测量仪研制中的应用

本文利用功能强大的PROTEUS仿真软件设计以89C51单片机系统为核心的RLC智能测量仪。设计过程简单，方便，大大提高了设计的效率，降低了设计成本，并且设计的RLC智能测量仪能实现RLC参数的自动测量和显示，结构紧凑、操作方便．测量精度高、响应快、测量范围宽。     

基于时延预测模型的网络补偿控制器设计*

针对网络控制系统中随机双向通道时延引起的不确定性问题,提出一种基于时延在线预测模型改进的补偿控制方法。首先,基于自回归模型构建时延预测模型,通过递推最小二乘法实时更新模型参数以预测前向通道时延,并由区间分割法获得高精度的环回时延;然后,设计状态预估器、网络预测器和时延补偿器对环回时延进行补偿,进一步提高系统性能。采用TrueTime工具箱构建网络闭环仿真系统以仿真实际的网络传输情况,同时对PI控制、传统的时延补偿控制以及改进后的时延补偿控制进行对比实验,验证该方法的优越性。