一种恒跨导轨对轨CMOS运算放大器的设计

设计了一种新颖的恒跨导轨对轨CMOS运算放大器结构。输入级采用轨对轨的结构,在输入级采用4个虚拟差分对管来对输入差分对的电流进行限制,使运放的输入级跨导在工作范围内保持恒定。输出级采用前馈式AB类输出结构,以使输出达到全摆幅。仿真结果显示,在5 V电源电压和带有10 pF电容与10 kΩ电阻并联的负载下,该运放在共模输入范围内实现了恒跨导,在整个共模输入范围内跨导变化率仅为3%,输出摆幅也达到了轨对轨全摆幅,运放的开环增益为108.5 dB,增益带宽积为26.7 MHz,相位裕度为76.3°。     

恒跨导轨对轨CMOS运算放大器的设计

为了提高运算放大器对电源电压的利用率,基于GSMC 0.18 μm CMOS工艺模型,设计了一种高增益恒跨导轨对轨CMOS运算放大器。该运算放大器的输入级采用了互补差分对,并通过3倍电流镜法保证输入级总跨导在整个共模输入范围内恒定;为了获得较大的增益和输出摆幅,中间级采用了折叠式共源共栅结构;输出级采用了AB类输出控制电路,使输出摆幅基本实现了轨对轨。在3.3 V供电电压以及1.6 V输入电压下,该放大器的直流增益为126 dB,单位增益带宽为50 MHz,相位裕度为65°。电路结构简单,易于调试,可大大缩减设计周期和成本。     

一种恒跨导轨对轨输入/输出CMOS运算放大器

设计了一种CMOS恒跨导轨对轨输入/输出运算放大器,输入级采用负反馈技术控制尾电流,能自调整gm并使之保持恒定;输出级采用前向偏置AB类输出结构,实现轨对轨输出的同时减小了静态功耗。整个电路在5 V电源电压下,电压增益达到136 dB(1 MΩ电阻和1 pF电容并联负载),单位增益带宽为9.7 MHz,相位裕度62.4°。     

一种低电压恒定跨导轨到轨运算放大器的设计

设计了一种低电压恒定跨导的轨到轨运算放大器,作为误差放大器用在BUCK型DC-DC上实现对输出电压的调节。该运算放大器采用两级结构,输入级采用互补差分对的结构,实现了轨到轨电压的输入,并且利用2倍电流镜技术实现了跨导的恒定;输出级采用AB类放大器的结构,提高了输出电压摆幅和效率,实现了轨到轨电压的输出。该电路基于CSMC 0.25μm EN BCDMOS工艺进行设计,仿真结果表明:电源电压为2.8 V时,在输出端负载电容为160 pF、负载电阻为10 kΩ的情况下,增益为124 dB,单位增益带宽积为5.76 MHz,相位裕度为59.9℃,输入跨导为5.2 mΩ~(-1),共模抑制比为123 dB,输入共模信号范围为0～2.8V,输出电压摆幅为0～2.8 V。     

低功耗恒定跨导轨对轨运算放大器设计技术研究

为了解决轨对轨运算放大器输入级跨导随共模输入电压变化的影响,采用实时共模电压监测技术,动态跟踪轨对轨运放输入级的跨导变化,通过对偏置电流的高精度定量补偿,从而实现了对输入级跨导的恒定性控制。基于0.18μm CMOS工艺进行了具体电路的设计实现,结果表明:在电源电压3.3 V、负载电阻100Ω、负载电容1 nF的条件下,运放增益为148 dB、相位裕度为61°、功耗为39.6μW,共模输入范围高达0~3.3 V,输入级跨导变化率仅为2.1%。     

恒跨导高摆率轨对轨运算放大器的设计

本文在分析MOS管恒跨导输入级和AB类输出级运算放大器的基础上设计了一个高摆率、恒跨导的轨对轨运算放大器。在输入级中采用了齐纳二极管的稳压原理,保证Rail-to-Rail运算放大器的输入跨导恒定。为了实现高转换率,本文采用了一种新型的压摆率提高电路。另外,为了提高系统的稳定性,采用了控制零点的米勒补偿进行频率补偿。采...     

一款基于电荷泵高压内电源的恒定跨导轨到轨运算放大器

设计了一款基于电荷泵高压内电源的恒定跨导轨到轨运算放大器.输入级采用PMOS差分对结构,通过电荷泵产生高于电源电压的输入级内电源,使运放在轨到轨输入范围能正常工作并保持输入跨导恒定.电荷泵电路所需的时钟信号通过内部振荡器电路产生,再通过电压自举电路和时序电路产生所需电平的非交叠开关控制信号,最后利用时间交织结构输出连续稳定的高压内电源.在电荷泵实现中还采用了辅助开关结合跟随运放的结构降低了主开关在切换时的毛刺.该运放在折叠式共源共栅结构中使用增益自举结构提高了总体增益,输出级采用class AB类输出结构实现轨到轨输出.该运算放大器基于0.5μm CMOS工艺完成电路与版图设计,仿真结果表明,在5 V电源电压下,直流增益为150.76 dB,单位增益带宽为53.407 MHz,相位裕度为96.1°,输入级跨导在轨到轨输入共模范围内的变化率为0.001 25%.     

一种恒跨导高增益轨到轨运算放大器

基于TSMC 0.18 μm CMOS工艺,设计了一种新颖的恒跨导高增益轨到轨运算放大器。输入级仅由NMOS管差分对构成,采用电平移位及两路复用选择器控制技术,在轨到轨共模输入范围内实现了输入级恒跨导。中间级采用折叠式共源共栅放大器结构,运算放大器能获得高增益。输出级采用前馈型AB类推挽放大器,实现轨到轨全摆幅输出。利用密勒补偿技术进行频率补偿,运算放大器工作稳定。仿真结果表明,在1.8 V电源电压下,该运算放大器的直流开环增益为129.3 dB,单位增益带宽为7.22 MHz,相位裕度为60.1°,整个轨到轨共模输入范围内跨导的变化率为1.44%。     

一种低噪声轨对轨输入CMOS运算放大器的设计

提出一种新颖的运算放大器电路结构,该电路基于同沟道MOSFET轨对轨输入设计技术,采用弱反型动态阈值MOS(DTMOS)晶体管作为输入差动对同时获得了很好的噪声性能和轨对轨输入共模范围.这些性能的获得仅仅是以增加很小的电路复杂性为代价的,而且没有增加静态功耗.该电路采用0.18μm CMOS工艺设计,仿真结果表明,在1.8V的电源电压下提供78dB的直流开环增益和38kHz的-3dB带宽,输入参考噪声电压大约5.4nV/(Hz)～(1/2).整个输入共模范围内,跨导基本恒定,浮动误差小于5%.     

基于SOC应用恒定跨导Rail-to-Rail CMOS运算放大器

基于SOC应用,采用CSMC 0.5μm DPDM CMOS工艺,设计了一种恒定跨导的Rail-to-Rail CMOS运算放大器。该运算放大器采用平方根电路恒定输入级总跨导;同时运用Class AB推挽电路作输出级,获得高驱动能力和低谐波失真。在5 V单电源工作电压、30 pF负载电容和10 KΩ负载电阻情况下,经过Hspice仿真,运放的直流开环增益达到98 dB,相位裕度为65°,输入级跨导最大偏差低于17%。     

一种低电压全摆幅CMOS运算放大器

提出了一种工作于 3 V电压、输入输出均为全摆幅的两级 CMOS运算放大器。为使放大器有较小的静态功耗 ,运算放大器的输入级被偏置在弱反型区 ;输出级采用甲乙类共源输出级 ,以达到输出电压的全摆幅。模拟结果显示 ,在 1 0 kΩ负载下 ,运算放大器的直流开环增益为 81 d B,共模抑制比 91 d B;在 3 p F电容负载下 ,其单位增益带宽为 1 .8MHz,相位裕度 5 9°     

一种高共模抑制比恒定跨导运算放大器

介绍了一种基于电平位移技术实现恒定跨导的CMOS Rail-to-Rail运算放大器。该电路克服了一般运算放大器输入共模范围小的特点,输入级引入了电平位移电路,使运放在各种输入共模电压下的跨导几乎恒定。在此基础上,设计了一种具有高共模抑制比的恒定跨导运算放大器。该运算放大器具有Rail-to-Rail的输入、输出能力。整个电路采用Hynix 0.5μm CMOS工艺进行设计。     

一种低压低功耗CMOS ULSI运算放大器单元

基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1～1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。     

低压高驱动能力的CMOS电流反馈运算放大器

基于0.18μm CMOS工艺,设计了一种具有低电压高驱动能力的电流反馈运算放大器。电路工作在1.8 V电源电压下,Spectre仿真的功耗为316μW,转换速率为112 V/μs,电流驱动能力达±1.5 mA。输入采用轨对轨结构,以提高输入电压摆幅;输出采用互补输出结构,使输出工作在甲乙类状态,以降低电路功耗。     

高性能Rail-to-Rail恒定跨导CMOS运算放大器

基于UMC的0.6μm BCD 2P2M工艺,探讨了一种高性能Rail-to-Rail恒定跨导CMOS运算放大器.该运算放大器的输入级采用互补差分对,其尾电流由共模输入信号来控制,以此来保证输入级的总跨导在整个共模范围内保持恒定.输出级采用ClassAB类控制电路,并且将其嵌入到求和电路中,以此减少控制电路电流源引起的噪声和失调.为了优化运算放大器低频增益、频率补偿、功耗及谐波失真,求和电路采用了浮动电流源来偏置.该运算放大器采用米勒补偿实现了18MHz的带宽,低频增益约为110dB,Rail-to-Rail引起的跨导变化约为15%,功耗约为10mW.     

1.5V低功耗Rail-to-Rail CMOS运算放大器

基于2μm标准P阱CMOS工艺,实现了一种1.5V低功耗Rrail-to-Rail CMOS运算放大器.本运算放大器采用两对跨导器作rail-to-rail输入级,并运用电流折叠电路技术,将最低电源电压降到VT+3VDS.sat.运放同时采用一种适合于低电压要求的对称AB类推挽电路作rail-to-rail输出级,获得了高驱动能力和低谐波失真.芯片测试结果表明,在100pF负载电容和1K负载电阻并联条件下,运放的静态功耗只有270μW,开环电压增益,单位增益带宽和相位裕度分别达到了70dB,2.2MHz和60.     

与工艺无关的Rail-to-Rail CMOS运算放大器

设计了一种与工艺无关的Rail-to-Rail运算放大器，它采用一种新型的与工艺无关的恒跨导Rail-to-Rail输入级结构，输入级的P管对和N管对的宽长比不需匹配特定的工艺。同时，还采用了前馈AB类控制的rail-to-rail输出级，以保证输出绢有大的动态输出范围和较强的驱动负载的能力。在电源电压为2.7V时，整个运算放大器在0.35μmAlcatel工艺和0.6μm无锡上华工艺下模拟，其输入级跨导偏差分别为7%和14%，直流增益分别为87.9dB和78.4dB，单位增益带宽分别为14MHZ和9MHZ，相位裕度为67度和75度。     

电源自适应Rail-to-Rail CMOS运算放大器

基于CSMC 0.6 μm标准CMOS工艺,实现了一种电源自适应Rail-to-Rail CMOS运算放大器,其输入级从原理上变“被动地“适应低电压为“主动地“要求低电压.当外部电源电压在2.1V到3.2 V变化时,内部电源电压稳定在1.68 V,最大偏差为5.4%.这样,内部电源电压自适应地稳定在“相交条件“,实现了输入级的跨导Gm为常数:在整个共模(CM)电压变化范围内,输入级跨导的最大变化为9%.Rail-to-rail输出级用两个折叠网格和AB类反馈控制结构实现,使输出级的最低电源电压降到Vgs 2Vds,并使输出静态电流最小.