光纤数据接收单元的设计和实现

完成了用于某数字阵雷达试验阵系统光纤数据接收单元的设计和开发工作。该单元作为雷达T/R组件和信号处理分系统之间的桥梁,通过光纤完成雷达回波数据的接收,同时可以实现雷达回波数据一个重复周期的乒乓存储和传输。除此之外,光纤数据接收单元实现了与雷达定时监控分系统的串口通信功能。给出了一种基于FPGA和光纤接收模块的实现方案,介绍了光纤数据接收单元的系统构成、硬件接口电路设计以及FPGA中各个控制模块的开发。     

基于Xilinx FPGA的PCIe总线接口设计与实现

针对PCIe总线在高速数据存储及处理方面的应用,根据FPGA资源丰富和设计灵活的特点,设计了一种基于Xilinx FPGA的PCIe总线接口实现方案。编写用户逻辑程序,使用FPGA IP核对PCIe总线数据进行接收、解析和发送。详细阐述了硬件设计要点和软件流程,对PCIe总线协议进行了简要介绍,描述了PCIe总线的Memory读写、DMA读写及中断功能的实现过程,最后通过试验测试了DMA读写速度,验证了PCIe接口工作的正确性。     

一种SoC芯片中PCIe接口的FPGA平台验证

PCI Express(PCIe)作为第三代高性能IO总线标准,以其高速率、低功耗、双通道、传输可靠等多方面的优势,被广泛应用在嵌入式领域,作为高速系统I/O总线,其功能和性能必然成为影响整个嵌入式系统成败的关键,因此,在嵌入式系统的设计及验证中,如何对PCIe接口进行充分、完备并且有效的验证显得至关重要.文章结合一种SoC芯片中的PCIe接口FPGA验证,进行PCIe协议及功能分析,搭建了FPGA验证平台,策划验证项,完成对PCIe接口的FPGA平台验证,有效的提高了验证效率,加快了芯片的开发速度.     

波特率连续可调的串口通信技术

在基于PCI接口波特率连续可调的串口通信技术中,串口通信模块作为整个PCI接口功能的本地模块,是实现PCI接口模块与外部串口信息的沟通。文中介绍了波特率连续可调技术的实现原理和方法,并基于PCI接口和FPGA技术完成通信模块的实现与测试验证。其具有设计的灵活性和应用的广泛性     

一种支持PCIe和PCI主机接口的模块测试平台设计

为满足外场种类繁多的具有标准PCIe和PCI主机接口的FC网络接口模块技术服务保障需求,文章设计了一种支持PCIe和PCI主机接口的FC网络接口模块测试平台,详细介绍了测试平台PCIe接口、PCI接口和FC接口的设计方案,测试验证和工程应用表明,该接口模块测试平台各项功能均满足设计要求。     

机载雷达内外总线接口小型化设计

机载火控雷达存在多种复杂的内外接口关系.通常,在雷达的信息控制处理中心--信号/数据处理机中针对不同的接口类型,设计相应的接口模块,模块数量较多.为了提高雷达的处理能力,除了直接设计处理能力更强的信号/数据处理模块之外,压缩各种接口模块的数量也是行之有效的手段之一.文中分析了雷达各种内外接口关系的现状,介绍了三合一多功能接口模块的设计思路及实现方法,对于设计体积更小、功能更强的机载多功能火控雷达具有重要的现实意义.     

一种机载SAR中心控制板的设计

本文介绍了无人机载合成孔径雷达系统中用于工作模式产生、雷达系统控制、数据传输的雷达中心控制板卡的设计与实现。板卡采用VPX总线,以两片ADSP TS201芯片作为核心处理器实现指令解析与高速信号处理,并结合FPGA完成逻辑控制和雷达时序控制,能够在处理传输大容量高速率数据流的同时实现与众多串口及PCIe设备的高效率数据通信。试验结果表明,该中心控制板能够控制雷达可靠、稳定的工作。     

基于FPGA的多串口模块的设计和实现

UART（通用异步接收发送设备）是一种广泛应用于短距离、低速通信的串行传输接口。由于常用的UART芯片比较复杂且移植性差。文中提出了一种采用FPGA可编程门阵列器件实现8个UART的模块化设计方法。该方法首先依据系统组成来设计UART接口模块和MCU接口模块，设计中将8个UART接口和MCU接口先集成到FPGA上；其次用微处理器（MCU）对FPGA内每个UART进行控制，并通过FPGA和MCU实现多串口动态扩展（扩展到八个串口）的全双工通信。该通信方式完全遵守RS232协议，具有较强的通用性和推广价值。     

机载雷达多任务多功能中心机设计

介绍了机载雷达多任务多功能中心机的设计和实现。板卡采用标准3U板卡VPX设计。选用325T大容量可编程FPGA和6678高性能DSP,以DSP为中控机板主控核心,完成雷达参数解算、雷达数据处理、SAR图像压缩和对雷达各分机的控制。以DSP和FPGA共同完成中心机板对外控制接口和多路高速数据通路。多次飞行试验表明,中心机板工作稳定性能可靠。     

基于FPGA的多通道雷达数据回放系统设计

为解决雷达实时信号处理功能及性能有效验证问题,文中设计并实现了一种宽窄带一体化、多通道雷达数据回放系统。该系统按雷达工作的时序和数据率将雷达回波数据发送至实时信号处理系统,从而对目标跟踪场景进行复现,实现雷达实时信号处理功能及性能的有效验证。系统硬件平台由磁盘阵列服务器与两块PCIe光纤板组成。基于Xilinx系列产品,结合系统特点对PCIe DMA控制流程及响应机制做进一步调整,实现了服务器到光纤板的雷达回波数据高速批量传输。根据雷达工作机制及回波数据结构,设计FPGA回放控制状态机及相关功能模块,严格按照雷达工作的时序和数据率使雷达回波数据由光纤板传输至实时处理系统。分别设计软件同步控制方法和硬件同步控制方法,保证多板卡数据回放的同步性。测试结果表明,该系统实现了宽、窄带雷达回波数据的板间同步回放,各数据类型分别支持6路并行数据通道,数据回放峰值速率可达1 920 MB·s^-1。文中系统可依托雷达原有硬件平台实现,无需增设板卡和线缆,具有良好的集成性与通用性,目前已被应用于某多功能相控阵雷达中。     

一种基于FPGA的多面阵雷达时序控制器设计

多面阵雷达是一种利用多个两维相扫阵面协同工作的相控阵雷达,具有复杂的时序控制需求。针对该需求,提出了一种时序控制器设计方案。该方案利用现场可编程门阵列(Field Programmable Gate Array,,FPGA)的灵活性和时序准确性,结合参数化设计,实现了Peripheral Component Interconnect express(PCIe)总线接口、通用异步收发器(Universal Asynchronous Receiver/Transmitter, UART)接口、时序产生等功能,很好地保证了复杂时序的统一调度。实际工程应用表明,该时序控制器设计合理,具有良好的稳定性和可测试性。     

高速遥感图像压缩系统ZBT SRAM控制器的设计

针对高速遥感图像数据源的特点,提出了基于FPGA片外ZBT SRAM的双缓冲方案,并实现了ZBTSRAM控制器.该控制器提供FPGA与两片ZBT SRAM之间的接口,通过乒乓操作实现了对高速数据流的无缝缓冲与处理,为压缩处理模块提供了符合流水线算法要求的输入数据.本设计基于Altera公司的Stratix系列FPGA实现,并已在实际中通过验证,满足功能和时序要求.     

带自测功能的DDR2控制器设计

在研究了JEDEC制定的DDR2标准的基础上,基于对DDR2快速测试的目的,设计了一种带自测功能的新型DDR2控制器。该控制器既拥有常见的控制时序、刷新、初始化等功能,又可以在没有外部激励的情况下对DDR2进行测试。整个设计完全遵循JEDEC标准,采用自顶向下的设计方法,通过异步FIFO进行跨时钟域的信号通讯,接口部分兼容FPGA的MCB模块,可以实现和MCB的简单替代,最后用verilog语言进行描述并通过仿真验证和FPGA验证．达到了较高的性能和实现了要求的功能。与常见的控制器相比,本设计虽然增加了自测试功能,但综合后的面积只增加10％。     

多DSP局部总线与VME总线的接口设计

在多DSP信号处理系统的设计过程中,开发基于标准总线的信号处理模板已经成主流设计方案。这种设计方案的难点就是局部总线到标准总线的时序转换比较复杂。在详细介绍VME总线功能特点的基础上,给出了一种在FPGA控制下实现的工业控制计算机通过VME总线与多DSP信号处理板局部总线进行通信的接口设计方案。FPGA的控制功能采用状态机工作方式实现。     

雷达实时仿真中的动目标检测技术研究

在雷达实时仿真系统中,基于FFT多普勒滤波法,利用FPGA实现了动目标检测(MTD)模块.根据系统通用性要求,定义了标准的模块接口界面,并给出波门矩阵的存储格式.硬件中采用流水处理技术,从资源最小化角度设计了单RAM集中式结构,同时为了放宽时序约束,提出双RAM交替式改良结构.最后设计了成组滑动MTD电路,将目标距离、速度信息更新率提高了数十倍.试验结果表明,多种方案完成了预期功能,处理延迟达到微秒级.     

基于FPGA的PCIe接口实现

PCI Express是一种高性能互连协议,被广泛应用于网络适配、图形加速器、网络存储、大数据传输以及嵌入式系统等领域。文中介绍了PCIe的体系结构,以及利用Altera Cyclone IV GX 系列FPGA实现PCIe接口所涉及的硬件板卡参数、应用层系统方案、DMA仲裁、PCIe硬核配置与读写时序等内容。     

基于FPGA的液晶控制器设计

介绍了一种基于 FPGA 的集成液晶控制器.系统由显示模块和控制模块组成,显示模块(LEM101)为10 bit 多功能通用型器件,内含看门狗(WDT)/时钟发生器,2 种频率的蜂鸣驱动电路,内置显示RAM,及3-4线串行接口.控制器基于1.5万门 FPGA 芯片(Xilinx XC3S1500),易于扩展和升级.利用 Verilog 语言,在 FPGA 芯片中实现了控制模块的设计,通过 GR-XC3S-1500 开发板验证,本设计完全满足对液晶模块的控制要求,并成功应用于光栅测量显示控制系统中.控制模块由四部分组成:存储、译码、串并转换器、输出控制.文章讨论了设计方法和设计过程,给出了部分 Verilog 代码.此外,本设计还创造性地在电源和 FPGA 芯片间插入低成本元件,满足了液晶上电后,初始化命令的延迟要求,从而节约了 FPGA 的硬件资源.     

基于FPGA的PCIe接口逻辑设计与实现

为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于Root Port仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1 620 MB/s,DMA读速率最高可达1 427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。