两级微波宽带低噪声放大器的设计

基于SiGe异质结双极晶体管的特点和宽带低噪声放大器理论;给出了一种采用SiGe异质结晶体管NEC 2SC5761的两级微波宽带低噪声放大器的设计方案,并对电路的关键指标进行了优化：最后运用Candence软件对该电路进行了DRC、LVS验证。结果表明,在1GHz到5GHz带宽范围内,该放大器的功率增益可达到14．4dB以上,噪声指数小于2dB,在2．4GHz顿点时,其输入功率（1dB压缩点）为-8dBm。     

40-Gbit/s SDH光纤通信系统前置放大器设计

基于0.35μm SiGe BiCMOS工艺,设计了共基极和共发共基两种输入结构的前置放大器.为获得更宽的电路带宽,共基极电路采用了电容峰化技术.电路仿真表明,采用这些技术使两种前置放大器的跨阻带宽都达到了28GHz以上,满足了40Gbit/s SDH光纤通信系统带宽要求.通过比较两种不同输入结构前置放大器的增益、带宽、电路稳定性以及噪声特性,提出了双极型晶体管实现高速前置放大器的设计方案.     

三级微波宽带低噪声放大器的设计

介绍了SiGe异质结晶体管的特点和微波宽带低噪声放大器的设计理论;设计了一个采用SiGe异质结晶体管2sc5761的两级微波宽带低噪声放大器电路,并对电路的各项指标进行了优化设计;运用candence软件对电路进行了DRC,LVS验证。在0.5~6 GHz得到12 dB以上的增益和不足2.5 dB的噪声系数,及优良的线性度。     

基于0.13-µm SiGe BiCMOS工艺的40GHz低噪声放大器设计

设计了一个工作于40 GHz的低噪声放大器,提出了一种改进的Cascode电路结构并设计了匹配网络。为了获取高Q值,电感使用了共面波导短路线实现。电路使用0.13-µm SiGe BiCMOS工艺,其截止频率fT 为103GHz,芯片尺寸为0.21 mm2。该低噪声放大器使用一级Cascode电路结构,-3dB带宽为34GHz到44GHz.。在40GHz频率点上,测量的增益为8.6dB,输入回波损耗S11为-16.2dB。仿真的噪声系数为5dB。在2.5V供电电压下,电路消耗的电流仅为3mA。     

一种9bit、8Gs/s的超高速跟踪保持放大器设计

提出一种9bit、8Gs/s的超高速跟踪保持放大器(THA)设计.该超高速跟踪保持放大器采用差分结构,对采样模块电路进行了改进,采用二极管连接的三极管和电容进行馈通效应补偿和非线性补偿,减小了跟踪保持放大器总谐波失真,提高了整体分辨率.基于0.18μm SiGe BiCMOS工艺,该跟踪保持放大器的总谐波失真约为-58.6dB,分辨率为9.4bit,跟踪模式带宽为4.6GHz,功耗为65mW.     

瑞萨科技高性能硅锗单片微波集成电路

瑞萨科技公司（Renesas Technology）推出一种用于无线局域网终端发射功率放大器的高性能2．4GHz／5GHz双模硅锗（SiGe）单片微波集成电路（MMIC）HA31010。HA31010的主要特性如下：2AGHz／5GHz双模操作，在单个芯片中集成了支持IEEE802．1lb／g无线局域网标准的2．4GHz频段放大器电路，和支持IEEE802．11a标准的5GHz频段放大器电路；     

基于0.18μm SiGe BiCMOS工艺的25Gb/s宽带可变增益放大器

介绍了一种基于0.18 μm SiGe BiCMOS工艺的,可应用于高速通信的25 Gb/s可变增益放大器(VGA).该放大器由核心电路、输出缓冲器和偏置电路组成,核心电路采用改进型Gilbert结构,增大了电路的增益动态范围;同时采用电感峰化技术克服大寄生电容来实现宽带特性.后仿真结果表明,该可变增益放大器的最大增益为20.15 dB,-3 dB带宽(BW)为26.8 GHz,可支持高达25 Gb/s的数据速率,在3.3 V电源电压下的功耗为26.4 mW,芯片大小为1 120 μm×1 167 μm.     

基于SiGe BiCMOS工艺的25Gbit/s跨阻放大器设计

采用0.25 μm SiGe双极CMOS (BiCMOS)工艺设计并实现了一种传输速率为25 Gbit/s的高速跨阻前置放大器(TIA).在寄生电容为65fF的情况下,电路分为主放大器模块、两级差分模块和输出缓冲模块.相比传统的跨阻放大器,TIA采用Dummy形式实现了一种伪差分的输入,减小了共模噪声,提高了电路的稳定性;在差分级加入了电容简并技术,有效地提高了跨阻放大器的带宽;在各级之间引入了射极跟随器,减小了前后级之间的影响,改善了电路的频域特性.电路整体采用了差分结构,抑制了电源噪声和衬底噪声.仿真结果表明跨阻放大器的增益为63.6 dBQ,带宽可达20.4 GHz,灵敏度为-18.2 dBm,最大输出电压为260 mV,功耗为82 mW.     

一种多模多频无线收发器前端SiGe BiCMOS低噪声放大器

基于IBM 0.18μm SiGe BiCMOS工艺,提出了一种应用于2.4～2.5GHz 802.11b/g频段的低噪声放大器(LNA).电路采用全差分发射极电感负反馈共射共基(Cascode)结构,对称电感有效地降低了芯片面积,优化了电路性能.仿真结果表明:该电路在2.4 GHz到2.5 GHz频率范围内,增益(S21)达到25 dB,噪声系数(NF)小于1.5 dB,大幅度提高了收发机系统的性能.此外,输入和输出匹配(S11,S22)分别达到-15 dB,1 dB压缩点大于-25 dBm.电源电压为2.5 V时电路总电流为3 mA.     

0．35μm SiGe BiCMOS 3．1～10．6GHz超宽带低噪声放大器

基于AMS 0.35 μm SiGe BiCMOS工艺,设计了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器;采用多个反馈环路,实现超宽带范围内的阻抗匹配以及低噪声性能;详细分析了匹配电路的特性.在片测试结果表明,在工作频带内,电路增益S21达到14 dB,增益波动小于2 dB;输入回波损耗S11小于-10 dB;噪声系数NF小于3.5 dB.电路采用3 V供电,功耗为30 mW.     

多模式卫星导航接收机中双频段LNA设计

设计出一款应用于多模式卫星导航接收机射频前端的双波段LNA,该电路可以工作在1.575GHz和1.267GHz两个波段附近,覆盖了当今各种卫星导航系统的载波频段.LNA的输入阻抗和输出阻抗均被匹配到50Ω,电路采用0.18μmCMOS工艺实现.测试结果表明该电路在1.575GHz和1.267GHz两个波段上噪声系数分别为0.88dB和0.78dB,功率增益分别为25.5dB和25.9dB,S11分别为-16dB和-12.5dB,1dB压缩点分别为-23.4dBm和-23.6dBm,1.8V供电电压条件下静态工作电流均为4.0mA.电路在上述两个频段上稳定性均满足要求.     

220GHz低噪声放大器研究

基于IHP锗硅BiCMOS工艺,研究和实现了两种220 GHz低噪声放大器电路,并将其应用于220 GHz太赫兹无线高速通信收发机电路。一种是220 GHz四级单端共基极低噪声放大电路,每级电路采用了共基极（Common Base, CB）电路结构,利用传输线和金属-绝缘体-金属(Metal-Insulator-Metal, MIM)电容等无源电路元器件构成输入、输出和级间匹配网络。该低噪放电源的电压为1.8 V,功耗为25 mW,在220 GHz频点处实现了16 dB的增益,3 dB带宽达到了27 GHz。另一种是220 GHz四级共射共基差分低噪声放大电路,每级都采用共射共基的电路结构,放大器利用微带传输线和MIM电容构成每级的负载、Marchand-Balun、输入、输出和级间匹配网络等。该低噪放电源的电压为3 V,功耗为234 mW,在224 GHz频点实现了22 dB的增益,3 dB带宽超过6 GHz。这两个低噪声放大器可应用于220 GHz太赫兹无线高速通信收发机电路。     

基于IEEE802.11a标准的SiGe HBT LNA的设计

基于IEEE802.11a标准描述了一款SiGe HBT低噪声放大器(LNA)的设计.为适应该标准的要求,给出了噪声、功率增益及稳定性的优化方法.选用SiGe HBTs作为有源元件,采用T型输入、输出匹配网络设计了电路,并用安捷伦ADS-2006A软件对噪声系数、增益等各项指标进行了仿真.最终在频率为5.2 GHz下,LNA噪声系数F为1.5 dB,增益S21达到12.6 dB,输入、输出反射系数S11和|S22较好,在工作频带内小于-10 dB,LNA性能良好.     

用于无线局域网的双频段低噪声放大器

采用0.18μmCMOS工艺设计并制造了一款新型的应用于无线局域网的双频段低噪声放大器。设计中,通过切换输入电感和负载电感,来使电路分别工作在2.4GHz和5.2GHz频段。在1.8V的电源电压下,在2.4GHz和5.2GHz两个频段上,其增益分别达到了11.5dB和10.2dB,噪声系数分别是3dB和5.1dB。芯片总面积是0.9mm×0.65mm。     

3–10-GHz Ultra-Wideband Low-Noise Amplifier Utilizing Miller Effect and Inductive Shunt–Shunt Feedback Technique

In this paper, we demonstrate an SiGe HBT ultra-wideband (UWB) low-noise amplifier (LNA), achieved by a newly proposed methodology, which takes advantage of the Miller effect for UWB input impedance matching and the inductive shunt-shunt feedback technique for bandwidth extension by pole-zero cancellation. The SiGe UWB LNA dissipates 25.8-mW power and achieves S₁₁ below -10 dB for frequencies from 3 to 14 GHz (except for a small range from 10 to 11 GHz, which is below -9 dB), flat S₂₁ of 24.6 plusmn 1.5 dB for frequencies from 3 to 11.6 GHz, noise figure of 2.5 and 5.8 dB at 3 and 10 GHz, respectively, and good phase linearity property (group-delay variation is only plusmn28 ps across the entire band). The measured 1-dB compression point (P₁ dB) and input third-order intermodulation point are -25.5 and -17 dBm, respectively, at 5.4 GHz.     

Design of a 40-GHz LNA in 0.13-μm SiGe BiCMOS

A low-noise amplifier (LNA) operated at 40 GHz is designed. An improved cascode configuration is proposed and the design of matching networks is presented. Short-circuited coplanar waveguides (CPWs) were used as inductors to achieve a high Q-factor. The circuit was fabricated in a 0.13-μm SiGe BiCMOS technology with a transistor transit frequency fT of 103 GHz. The chip area is 0.21 mm2. The LNA has one cascode stage with a-3 dB bandwidth from 34 to 44 GHz. At 40 GHz, the measured gain is 8.6 dB; the input return loss, S11, is-16.2 dB; and the simulated noise figure is 5 dB. The circuit draws a current of only 3 mA from a 2.5 V supply.     

基于0.35µm SiGe BiCMOS工艺的2.4GHz功率放大器

本文报道了基于0.35µm SiGe BiCMOS工艺的2.4GHz功率放大器的设计。为了降低PCB上的寄生效应,提高电路稳定性和增益,设计了带台面的金属板使芯片通过台面接地而避免通过PCB过孔接地。另外,输出匹配网络中采用了低通匹配形式,提高了电路的线性度和功率输出能力。在2.4GHz,测得1dB压缩点输出功率为15.7dBm,线性增益为27.6dB,S11和S22分别低于-7dB和-15dB。     

一种基于MBE差分外延技术的SiGe低噪声放大器

采用MBE差分外延生长SiGe HBT基区,等平面隔离,多晶硅注入、快速退火形成发射区等工艺,实现了SiGe器件的平面集成。基于上述工艺技术研制的SiGe低噪声放大器(LNA),获得了1.7 GHz的带宽,23 dB的增益和3.5 dB的噪声系数。     

一种2.4 GHz全集成SiGe BiCMOS功率放大器

针对2.4 GHz 802.11 b/g无线局域网(WLAN)的应用,该文设计了一种单片全集成的射频功率放大器(PA)。由于在自适应偏置电路中采用异质结晶体管(HBT)和电容构成的简单结构提高PA的线性度,因此不增加PA的直流功耗、插损和芯片面积。在基极偏置的DC通路中采用电阻负反馈实现温度稳定功能,有效避免热崩溃的同时不引起射频损耗。采用了GRACE 0.18mSiGe BiCMOS 工艺流片,芯片面积为1.56 mm2,实现了包括所有偏置电路和匹配电路的片上全集成。测试结果表明,在2.4-2.5 GHz工作频段,PA的小信号S21增益达23 dB,输入回波损耗S11小于-15 dB。PA的 1 dB 输出压缩点的线性输出功率为19.6 dBm,功率附加效率为20%,功率增益为22 dB。     

A 0.18μm CMOS 3-5 GHz broadband flat gain low noise amplifier

A 3-5 GHz broadband flat gain differential low noise amplifier (LNA) is designed for the impulse radio uitra-wideband (IR-UWB) system. The gain-flatten technique is adopted in this UWB LNA. Serial and shunt peaking techniques are used to achieve broadband input matching and large gain-bandwidth product (GBW). Feedback networks are introduced to further extend the bandwidth and diminish the gain fluctuations. The prototype is fabricated in the SMIC 0.18 μm RF CMOS process. Measurement results show a 3-dB gain bandwidth of 2.4-5.5 GHz with a maximum power gain of 13.2 dB. The excellent gain flatness is achieved with ±0.45 dB gain fluctuations across 3-5 GHz and the minimum noise figure (NF) is 3.2 dB over 2.5-5 GHz. This circuit also shows an excellent input matching characteristic with the measured S11 below-13 dB over 2.9-5.4 GHz. The input-referred 1-dB compression point (IPldB) is -11.7 dBm at 5 GHz. The differential circuit consumes 9.6 mA current from a supply of 1.8 V.