CORDIC算法在某瞬时测频中的应用

CORDIC算法是在许多角度计算方面有着广泛应用,通过考虑FPGA的结构、精度局限和速度要求,采用流水线技术（pipeline）,通过在FPGA上用CORDIC算法实现了瞬时测频大吞吐量数据的相位计算。     

DC-10 GHz数字瞬时测频接收机设计

在射频前端宽开的条件下,为了实现DC-10GHz带宽范围内的信号频率瞬时测量,采用基于多速率欠采样信号处理的超宽带数字测频接收机方案设计,并运用Matlab对三个不同采样率情况下的频率求解算法进行仿真。算法仿真结果显示：当输入信号的信噪比为0dB、每个采样通道对应的FFT运算点数均为1 024时,测频精度可达±3 MHz,测频出错的概率小于3×10-5。克服了直接运用奈奎斯特采样进行DC-10GHz信号频率瞬时测量的困难。     

基于CORDIC算法的数字中频检波技术研究

为了解决模拟包络检波器受温度影响大、测试精度不高且丢失相位信息等问题,提出了一种基于CORDIC算法的数字中频检波方案,完成幅度、相位及频率检测功能.首先讨论了数字检波的工作原理,分析了其数学模型,然后给出了基于CORDIC算法的幅度和相位检测方案,并在数字鉴相基础上,介绍了使用一阶差分结构实现数字鉴频的方法,同时分析了差分鉴频中出现的相位模糊问题,给出了如何提高鉴频精度的方法.最后,使用FPGA实现了基于CORDIC算法的数字检波器.通过计算机仿真和应用实例表明,基于CORDIC算法的数字中频检波方案是可行的,并且可以获得较高的测量精度.     

基于相位和强度调制的微波测频技术研究

为了更好地对微波信号进行频率测量，采用了一种基于相位调制和强度调制相结合的瞬时测频方法。一束连续波光源通过耦合器被分成两路，未知微波信号分别同时经过相位调制器和强度调制器从而对载波进行调制，之后进入两段长距离的单模光纤中。在光纤中由于色散引起的微波功率损耗的特点，可以获得单调变化的频率-幅度的映射关系，继而通过光电探测的微波信号输出功率比得到幅度比较函数；另外还分析与实现了测频范围与测频精确度的优化。结果表明，该方案结构简易，能够快速精准地测量出未知信号的频率，测量范围可以达到0.5GHz~53GHz，测量误差小于±200MHz。该方法可以有效地测量微波信号频率，可靠性强，适用范围广。     

幅度调制信号数字化测频技术

该文介绍了一种幅度调制信号数字化测频技术。首先介绍了几种传统的频率测量技术,重点介绍了差分相位法在频率测量领域中的应用。针对差分相位法对幅度调制信号测频误差大的问题,设计了针对幅度调制信号测频的改进方案,介绍了方案原理、系统组成架构、时钟方案以及系统详细工作流程。最后,设计了仿真测试流程,通过测试结果可以看出该方案可以实现幅度调制信号频率测量,并且测频精度高、速度快。     

利用CORDIC算法提取脉内特征在FPGA上的实现

介绍了坐标旋转数字计算(CORDIC)算法的原理,给出了利用CORDIC算法提取信号脉内特征的迭代公式,在此基础上实现了用该算法的流水型迭代结构提取瞬时幅度、相位和频率的FPGA电路,解决了电路中的时钟与寄存器配置、数据的补码格式和相位累加等问题。通过在硬件芯片上的下载验证,表明电路结构合理、测试有效,满足设计要求。     

基于采集相位的瞬时测频技术

介绍了通过采集接收信号的相位参数,利用对采集信号的相位参数进行双回路解调和选用高速率数字信号处理器(DSP)构成的瞬时测频技术,适用于雷达侦察测频系统。讨论了随机相位波动产生频率误差,给出了在测量频率范围内随机相位波动产生的频率误差的最大均方根值误差。     

基于CORDIC算法的正交信号源实现

正交型数字锁相放大器中正交信号参考源对于数字锁相放大器的性能有着重要的影响,根据CORDIC算法在FPGA上设计数字正交信号源,实现了直接数字频率合成(DDS)技术中的相位/幅度转换模块,可输出高精度的正交参考信号,避免了用ROM实现相幅转换时硬件开销过大及处理速度受限制的问题。首先介绍了DDS的工作原理,同时对基于CORDIC算法的相幅变换方法进行了详细叙述,利用CORDIC算法计算正余弦值,最后对整体模块进行了仿真和实验测试,输出中心频率可调的正交信号,实现了高精度的正交信号源。     

利用瞬时测频提高航管应答机应答概率

分析当航管应答机接收到航管雷达询问信号时,由于多径效应造成应答概率下降的机理.利用航管询问信号I/Q解调后的幅度、相位信息,提出了一种快速高效的瞬时测频算法;通过比较每个询问脉冲信号的频率差值和相位差值,使航管应答机能区分出直射询问信号和反射询问信号,并滤除反射信号干扰.最后通过仿真分析,验证了该方法可有效提高航管应答机的应答概率.     

一种基于CORDIC算法的高速高精度数字鉴相器

提出了一种基于CORDIC算法的高速、高精度数字鉴相器。该数字鉴相器根据正交解调原理测相,采用高速全流水线结构在FPGA上实现,利用CORDIC算法实现了数字下变频(DDC)和相角的计算。本方法不需要正交本振信号与参考信号严格同步,并且允许输入信号的频率与DDC的NCO频率存在一定频偏,便于工程实现。经时序仿真验证,系统工作时钟可达100 MHz,在30 dB的信噪比条件下,测相误差小于0.004 rad,样本标准差小于0.03 rad。