基于DCT的人脸识别算法在嵌入式系统的并行实现*

应用双DSP即TMS320C6201的并行体系结构完成了对人脸识别算法的实时实现,通过这种多处理器并行系统,对CF2C算法进行合理的任务分派,系统达到了较好的实时性效果和较高的识别效率,同时系统通过ARM7最小系统,完成一些外围的控制功能,使DSP可以专注于信号处理。     

多DSP的混合模式自举系统

自举系统在并行系统研发中占有重要地位.在分析和比较单DSP自举原理的基础上,设计并实现了一种应用在多处理器平台的混合模式自举系统.该系统采用嵌套架构结合EPROM和链路口这两种加载模式,成功实现了单Flash芯片引导多处理器问的不同应用程序.与单一模式的EPROM自举系统相比,降低开发成本.减少功耗,提高了系统的可靠性和扩展性,为多DSP的大规模集成提供了广阔的应用前景.     

多DSP实时图像并行处理系统的实现与性能分析

结合实时图象处理和多DSP系统并行处理的特点,分析了以ADSP14060（SHARC）DSP构成的Grid型多处理器系统的结构,讨论了该多DSP并行计算系统的性能,并针对多种目标识别算法进行了实验,结果表明该系统具有灵活的、可依据实际需要的并行结构进行重构的特点,能够满足实时图像识别系统的需要。     

波束域MUSIC算法的多处理器实时处理

波束域MUSIC(BMUSIC)算法在波束域高分辨目标方位估计(DOA)算法中是最具有代表性的方法,在水下目标探测与跟踪系统中起着重要的作用;ADSP-21160是ADI公司开发的一款高性能的利于并行处理的高速DSP。在所设计研发的由4片ADSP-21160构成的多处理器并行信号处理系统平台上,采用有效的系统结构和数据处理方法来减少运算量,提高并行处理效率,使波束域高分辨DOA算法能够实现实时处理,满足工程技术要求。     

基于TS101的多目标定位系统硬件设计与实现

Tiger SHARC系列的ADSP-TS101是ADI公司开发的一款高性能的利于并行处理的高速信号处理器.为了实现水下多目标定位算法的实时处理,设计并实现了由FPGA和ADSP-TS101构成的多通道同步采样和多处理器并行实时处理系统;该系统采用FPGA的逻辑控制,完成了多通道同步采样.采用多处理器并行结构,完成了多目标定位系统中方位估计算法的实时并行实现,解决了在水下多目标定位系统的多通道同步采样和大数据量的高速实时处理的问题;实验结果证明,该系统具有良好的稳定性和通用性,满足了多目标定位的高速实时处理要求.     

DSP主从式多处理器系统的实现

本文对利用DSP芯片和通用微处理器MPU构成主从式多处理器系统的设计给出了多种可供参考切实可行的方案,并结合实例重点介绍了利用TMS320C31和MCS80C196构成并行数据交换方式主从式系统的具体实现方案。     

HPI主机接口在多处理器系统中的应用

HPI是德州仪器公司在新一代、高性能DSP芯片上配置的与主机进行通信的主机接口。它可以实现与主机之间并行、高速的数据交换,构成多机系统。介绍了HPI在某多处理器系统中的应用,分析了构成多机系统的硬件要求以及HPI的优越性,详细介绍了HPI的特点及实现方法。     

并行DSP系统消息传递路由算法

为了提高DSP系统软件的移植性,设计消息传递路由算法。采用邻接表存储并行系统硬件拓扑结构,增加节点数据流信息为算法搜索的限制条件以提高算法效率。以ADSPTS101并行系统为例,使用VisualDSP＋＋平台实现并验证该算法。结果表明,该算法有效解决并行DSP系统的消息传递问题,提高系统性能,在并行DSP系统中有较强通用性。     

一种基于蠕虫算法的并行DSP网络结构探测

并行DSP网络构成方法很多,将EMIF和McBSP两种方法结合起来,综合了这两种方法的优点,对于其结构可以采用蠕虫算法。网状结构里深度优先遍历的算法是一种很好的蠕虫算法,在阐述该蠕虫算法的具体实现过程后,分析得出该算法可以探测出并行DSP网络的结构。如果采用相同的DSP芯片,该算法在并行DSP网络系统中具有一定的通用性。     

对称多处理器系统CPU转换机制研究

多个ＲＩＳＣ微处理器构成的对称多处理器系统正在成为多机并行系统的主流产品。在对称多处理器系统中,所有处理器的地位都是相同的,所有的系统资源都具有相同的可访问性,系统依据仲裁算法自动调度处理器访问控制权。通过分析当前多处理器系统的代表机型Ｓｐａｒｃ２０的加电自检程序,对多机系统的处理器转换机制进行了研究,给出了其切换时机和实现过程的算法描述。     

使用TI专用音频DSP设计实时声效处理系统

针对以MCU为控制器使用多片TI公司专用音频DSP－TMS57070构建的一个实时声效处理系统，深入研究DSP音频系统的原理及关键设计。它包括音频信号的定时、多处理器间的协同工作、信息交互方式等问题。文中就代表性回声生成系统，讨论算法在该系统上的实现方案并分析对DSP——TMS57070资源的合理利用。     

基于以太网的TMS320C6713并行系统设计

在某大型测试系统的设计中,为了实现多只处理器问灵活的数据交换及并行处理,提出了基于Ethernet的多处理器并行系统设计;通过FPGA实现了以太网交换机的介质无关接口与处理器同步串口的接口转换,从而实现了处理器接收和发送网络数据．在此基础上实现了多处理器的并行数据处理。为实现高效的对多处理器系统的开发调试,提出了基于Ethernet的多处理器网络调试方案,最后对系统的可扩展性进行了分析。     

用软件实现并行计算机系统的时钟同步

本文提出了利用软件同步实现TANSPUTER系统中各处理器时钟同步方法。首先对并行计算机系统的时钟同步问题进行了介绍;然后对一种多处理器的同步算法简单地进行了描述,并给出了在990—STAR并行计算机系统中实现的方法;提供了部分程序代码和注解以及在990—STAR并行计算机系统中获取的结果;讨论了代码的实用性和可移植性。     

基于Cortex嵌入式多处理器系统的图像中值滤波算法并行化的研究

嵌入式系统在图像处理、空间计算等领域越来越广泛,如何在功耗、成本和计算能力三个主要方面取得平衡,利用多核和多处理器系统以并行计算方式提高嵌入式系统计算能力是一种有效的解决方案.讨论了基于Cortex嵌入式多处理器系统的基本结构,并在该系统上进行图像中值滤波算法的并行化研究.实验结果分析表明,在该嵌入式多处理器平台上配合并行算法能够成倍提高图像中值滤波的运行性能.     

基于DSP的网络并行计算系统设计与实现

设计一种基于以太网的多DSP并行计算系统,以解决当今大规模通信系统中日益复杂的实时计算问题。采用ADI公司的Blackfin系列芯片作为处理器,通过主从模式实现一个完整的并行计算系统。将多处理器并行系统与单个处理器系统的处理结果进行对比分析,验证了并行计算的优越性。     

嵌入式可重构的多DSP图像并行处理系统

针对实时图像高帧频、高分辨率、多通道趋势和图像处理并行算法的多样性对多处理器系统结构的要求,研究了传统固定结构并行系统与并行算法的关系及其不足,构建了基于＂多DSP＋FPGA＂结构的高性能可重构数字图像并行处理系统,并举出实例。系统可根据算法需求而改变系统的硬件结构,以保证并行算法能够高效率地执行,同时系统具有很好的灵活性和通用性。     

MPI+OpenMP混合并行编程模型应用研究

多处理器结点集群在高性能计算市场上日趋流行,如何在多处理器上编写出高效的并行代码成为研究的热点。MPI+OpenMP为多处理器结点集群提供了一种有效的并行策略,结点内部共享内存空间编程模式适合 OpenMP并行,消息传递模型MPI被用在集群的结点与结点之间,这样就实现了并行的层次结构化。     

基于DSPBuilder的双三次插值算法FPGA实现的研究

研究利用DSPBuilder来完成DSP算法在FPGA上实现的方法，与传统的DSP技术相比，FPGA在实现DSP功能上其并行设计的灵活性和高效性更具优势，研究的设计方法解决了在FPGA上通过编写硬件描述语言（HDL）实现DSP算法的设计难度大、开发周期长2个问题，在此以双三次插值算法为例，研究了这种方法的可行性。     

并行人工神经网络通信开销的研究

文中讨论了在多处理器系统上,用厉规模并行处理技术实现人工神经网络时,处理器之间的通信开销问题,通过理论推导和实验证明,全连接和随机连接神经网络在多处理器系统上并行实现时,处理器网络的拓扑结构对神经网络实现的通信开销影响很小,改变自理器网络的拓扑结构也无助于神经网络实现性能的提高。     

基于DSP的神经网络实时仿真系统设计

设计完成了神经网络仿真系统．在神经网络在线算法的实现中，利用DSP能与其宿主机实现并行工作的特点，采用DSP和计算机并行工作，加快了神经网络运算速度，使其能达到在线控制的要求．文章的最后给出了一个本仿真系统的运用实例，说明了本系统的实用性．