共查询到20条相似文献,搜索用时 93 毫秒
1.
2.
在TFT-LCD(Thin film transistor-liquid crystal display)行业中,进行摩擦工艺制程时,玻璃基板与机台接触、分离;摩擦辊与玻璃基板摩擦、摩擦机台顶针上升过程,都容易产生静电击穿。针对一款在摩擦工艺过程中产生静电的GOA(Gate driver on Array)产品,结合摩擦工艺参数、生产环境,进行了一系列静电相关验证。验证发现:摩擦工艺中摩擦布寿命、环境湿度对静电发生影响很大。摩擦布寿命越靠后,静电越容易发生;湿度越大,静电越不容易发生。摩擦机台顶针上升速度、摩擦布类型也对静电发生有一定影响,顶针缓慢上升,静电不容易发生;摩擦棉布较尼龙布静电效果相对较好。而针对摩擦工艺发生的静电失效不良,光配向替代是一种根本的解决方法,导入光配向工艺后,摩擦相关静电失效不良由量产6.8%下降为0%。 相似文献
3.
与消费类电子产品相比,用于继电保护的集成电路(IC)面临着更为严苛的静电放电(ESD)环境,需要高可靠性的电源钳位ESD电路,但这会给芯片带来较大的泄漏功耗.针对继电保护电路的ESD需求,提出了一种低漏电型电源钳位ESD电路,减小了ESD触发模块的电容,有效防止了继电保护下快速上电和高频噪声带来的误触发.利用电流镜结构获得大的等效ESD触发模块电容,保证了泄放晶体管的导通时间.利用钳位二极管技术,减小钳位电路触发模块的泄漏电流.基于标准65 nm CMOS工艺对电源钳位ESD电路进行了流片验证,测试结果表明,人体模型(HBM) ESD防护能力可达4 kV,泄漏电流为25.45 nA. 相似文献
4.
5.
研究一种用于多区域视频监控的智能入侵报警方法.该方法以多线程技术为基础,采用基于混合高斯背景建模的移动侦测算法实现多个区域实时入侵报警;采用视频监控卡自带函数库实现监控视频的显示.提出了剪贴板完成视频数据流的械取和数据格式的转换,避免了硬盘的反复读写,提高了监控画质和程序运行速度.最后给出了实验结果,结果表明该方法能有效的对入侵目标进行检测报警,且误报率较低,为1%-2%. 相似文献
6.
7.
给出了可控制静电双阱方案的静电场分布与几何参数的关系,同时还给出了囚禁中心位置与系统参数的依赖关系。研究表明,我们可通过改变方案的系统参数改变囚禁中心的位置、囚禁势阱的深度及势阱的体积,从而实现囚禁经过Stark减速器得到的冷分子,甚至通过选择合适的系统参数实现温度更高的冷分子囚禁。 相似文献
8.
9.
10.
11.
曾文强 《电子产品可靠性与环境试验》2017,35(5)
通过采用外观检查、 切片定位分析、 扫描电镜分析和能谱分析等手段,对某电源模块开路故障进行了分析.通过分析发现,该电源模块的贴片针处容易开裂脱落的原因为:该模块采用了电镀镍和化学镀镍结合的镀镍工艺,在使用的过程中,电镀镍层在空气中会发生镀化,从而使得其与化学镍层之间的结合力下降,最终导致贴片针处开裂.最后,针对发现的问题,提出了相应的改进措施,并对其可靠性通过试验进行了验证,对于提高该电源模块的可靠性具有重要的意义. 相似文献
12.
13.
ESD保护电路已经成为集成电路不可或缺的组成部分,如何避免由ESD应力导致的保护电路的击穿已经成为CMOSIC设计过程中一个棘手的问题。光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、微红外发光显示设备EMMI等的应用可以揭示ESD保护电路的失效原因及机理。文章通过对一组击穿失效的E2PROM工艺的ESD保护电路实际案例的分析和研究,介绍了几种分析工具,并且在ESD失效机制的基础上,提出了改进ESD保护电路的设计途径。 相似文献
14.
ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,在当前CMOS IC特征尺寸进入深亚微米时代后,如何避免由ESD应力导致的保护电路的击穿已经成为CMOS IC设计过程中一个棘手的问题.光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、聚焦离子束FIB等的应用可以揭示ESD保护电路的失效原因及其机理.通过对两个击穿失效的CMOS功率ICESD保护电路实际案例的分析和研究,提出了改进ESD保护电路版图设计的途径. 相似文献
15.
16.
介绍了电路静态电荷放电的三种模型,并对组件充电模型进行了详细介绍。对电路的失效现象进行分析,失效原因在于电路在组件充电模型下抗静态电荷损伤能力较弱,并提出了新的防电路静态损伤结构来解决组件充电模型下电路防静电能力不足的问题。 相似文献
17.
研究了LDMOS在ESD放电过程中的机理及二次触发的现象,通过对LDMOS器件关键尺寸的优化设计与结构的改进,结合器件计算机辅助设计技术(TCAD)仿真、传输线脉冲(TLP)测试以及失效分析(FA)等手段,改善了其初始失效问题。同时大幅提升了LDMOS的ESD泄放能力,并进一步总结了LDMOS器件的ESD性能的优化方向。 相似文献
18.
介绍了静电放电的两种耦合路径,通过实际案例,分析了测试过程中遇到的静电放电原因,并分别采取了接地、隔离、提供能量泄放通道等整改措施.整改后的产品都通过了相关的测试. 相似文献
19.
时序逻辑电路失效分析 总被引:1,自引:0,他引:1
利用液晶热点定位和电压衬度像等技术手段,准确定位了一时序逻辑电路的失效部位,结合电路原理分析以及芯片版图,详细解释了器件失效模式与失效现象的关系,并对其失效原因进行了实验验证.结果显示,电压衬度技术可以直观地显示逻辑电路内部某点的逻辑状态,在失效定位以及失效模式确认方面起重要作用;时序逻辑电路失效后存在电势竞争现象,本失效案例表明,当电路中某点出现"1"和"0"的电势竞争时,该点表现为"1". 相似文献