LTE物理上行共享信道中FFT算法分析与FPGA实现

快速傅里叶变换FFT作为数字信号处理的核心技术之一,使离散傅里叶变换的运算时间缩短了几个数量级,并在LTE中有重要的应用。现场可编程门阵列FPGA是近年来迅速发展起来的新型可编程器件。本文主要研究如何利用FPGA实现FFT算法,包括算法选取、算法验证、系统结构设计、FPGA实现和测试整个流程。设计采用Good-Thomas算法,利用Verilog HDL描述的方式实现了不定点FFT系统,并以FPGA芯片virtex4为硬件平台,进行了仿真、综合、板级验证等工作。仿真结果表明其计算结果达到了一定的精度,运算速度可以满足一般实时信号处理的要求。     

OFDM技术及其在LTE系统中的应用

正交频分复用(OFDM)是一种优越的多载波调制方式和传输技术。文章给出OFDM系统的基本模型,论述OFDM技术原理,并使用MATLAB对OFDM系统进行性能仿真,最后讨论了OFDM技术在LTE系统中的应用。     

LTE系统中混合基FFT算法分析与硬件实现

在LTE系统设计过程中,上行链路采用单载波频分多址技术(SC-FDMA),下行链路采用正交频分多址技术(OFDMA)。在用这两种技术实现LTE的过程中,都采用了DFT或FFT的处理方法,而直接计算DFT的计算量太大。因此本文通过对LTE系统中各种FFT算法进行了分析,重点对Cooley-Tukey FFT算法进行了研究,同时以变换区间N=12和N=15为例,通过电路复用的方式进行了FPGA实现与验证。     

LTE系统中混合基FFT的算法分析与C实现

在LTE系统中存在基2和非基2的FFT的情况,但是目前FFT的算法实现和优化的研究主要是基于基2和基4,很少有针对基3和基5算法以及把其结合在一起实现混合基FFT的研究。因此,本文主要对LTE系统基3和基5混合基的WFTA算法和PFA算法进行研究分析,最后对15点混合基FFT进行C实现仿真。     

LTE系统中的可配置多核并行FFT算法

在LTE系统中,上行链路采用单载波频分多址技术(SC-FDMA),下行链路采用正交频分多址技术(OFDMA),在这两种技术的实现过程中,快速傅里叶变换(FFT)都有着重要的应用。为了提高FFT算法的计算效率,进而提升LTE系统的性能,本文提出了一种基于多核并行处理的点数可配置FFT算法,然后基于硬件实现平台的特点利用OpenMP并行编程语句在PC上对算法进行仿真,最后在FPGA上使用可配置软核MicroBlaze和逻辑资源实现了以上设计。仿真和实现结果表明,在多核环境下计算效率提升显著,尤其在大点数情况下,这对提升整个LTE系统的性能而言是非常有意义的。     

LTE系统中的切换算法研究

LTE系统中基于无线接口的正交频分复用接入（OFDMA）方法在3GPP中有详细的介绍。OFDMA通过重复利用蜂窝当中的频带,从而有效提高了频谱利用率。然而,同时也导致了蜂窝边缘的相邻信号的干扰（ICI）。ICI不仅仅使得处在蜂窝边境用户的传输数据吞吐量下降,而且也同时会影响LTE系统当中的切换性能。在LTE系统当中主要是通过使用层3滤波器,迟滞和TTT机制采取的硬切换过程。为此,蜂窝边缘的干扰信号成了一个需要特别关注的问题。提出的蜂窝间干扰协调（ICIC）机制是一项可以有效克服ICI的技术,通过仿真分析使用ICIC可以有效提高LTE系统中的切换性能。     

LTE系统在高速公路监控系统中的应用

随着我国高速公路和通信技术的不断发展,高速公路监控系统的应用能够确保高速公路的安全运行,而随着通信网络技术的发展,越来越多的无线网络技术被应用到高速公路监控系统中.本文重点论述了LTE无线系统技术构成及其在高速公路监控系统中的应用.     

TD—LTE系统Reed—Muller译码的仿真及FPGA实现

主要基于FPGA实现TD—LTE系统中的Reed—Muller译码,包括Reed—Muller译码的介绍、方案的构成、FPGA实现流程、以及实现结果分析。并在Virtex-6芯片上,进行了仿真、综合、板级验证。实现结果表明,该Reed—Muller译码算法应用到TD—LTE射频一致性测试仪表中具有良好的高效性和可靠性。     

LTE系统中PRACH信道检测的研究与DSP实现

通过对RACH信道检测的研究,结合ZC序列本身的特点,提出了一种基于频域ZC序列循环相关检测算法的DSP实现方案.该方案已经在TMS320C64×DSP中实现.目前已将该方案应用于LTE-TDD无线综合测试仪表的开发运行中,验证了提出方案的可行性及高效性.     

OFDM技术在LTE系统中的应用

移动通信与宽带无线接入技术的融合,促使了LTE的研究与发展。OFDM由于其频谱效率高、带宽扩展性强及抗多径衰落的优点,最终被LTE选择作为调制及多址技术。文章给出了LTE系统的网络架构,对OFDM的技术原理以及其优势进行了论述,并通过OFDM的参数选择说明了在LTE系统中的应用。     

OFDM中的FFT模块设计及其FPGA实现

提出了一种适用于OFDM系统FFT模块的FPGA实现方法。用硬件描述语言Verilog HDL进行了描述,用ISE6．2i工具完成了设计的输入、综合及布局布线,并用Xilinx SpartanⅡFPGA进行了验证。结果表明,所设计的FFT模块在精度和资源上达到了预期目标,具有简单、高效的特点,可以满足某些OFDM系统的需求。     

一种8点FFT算法的逻辑电路实现

文章讲述了一种8点FFT的verilog HDL设计实现，着重阐述了有符号的复数加／减法器的设计，并给出了整个系统仿真的结果，该设计可以在4个时钟内计算一个数据，最后该系统在Altera公司在FLEX10K的FPGA上成功地实现了综合，实验结果证明这种设计方法不但具有设计方法简单的优点，而且吞吐量可以达到2M／s的变换速度，已经完全能够满足目前一些系统的要求（如OFDM系统）。     

基于FPGA的FFT算法硬件实现

设计了一种基于FPGA的1 024点16位FFT算法,采用了基4蝶形算法和流水线处理方式,提高了系统的处理速度,改善了系统的性能。提出了先进行前一级4点蝶形运算,再进行本级与旋转因子复乘运算的结构,合理地利用了硬件资源。对系统划分的各个模块使用Verilog HDL进行编码设计。对整个系统整合后的代码进行功能验证之后,采用Quartus Ⅱ与Matlab进行联合仿真,其结果是一致的。该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,在数字信号处理领域有广泛应用。     

16点基4-FFT芯片设计技术研究

FFT算法是高速实时信号处理的关键算法之一,在很多领域有广泛应用。文中采用了基-4,按时间抽取FFT算法,完成了16点,32bit位长,定点复数FFT的设计。基-4蝶形单元中采用32位Booth算法乘法器,并使用3级流水线设计,并行的处理四路输入数据,极大地提高了FFT的处理速度。本设计划分为多个功能模块,全部采用Verilog HDL语言描述,并且通过仿真验证。     

基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言,采用QuartusⅡ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是一种高效的FFT处理器IP核。     

基于FPGA的高速实时FFT处理器设计

结合高速、实时快速傅里叶变换(FFT)的实际需求,在分析了基4、按频率抽取(DIF)FFT算法的基础上,采用多级串行的同步流水线结构,利用现场可编程门阵列(FPGA)完成1 024点、16位复数点、块浮点FFT.整个设计划分成多个功能模块,全部采用Verilog HDL描述,并在Virtex-Ⅱ器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.     

FPGA在雷达定时器中的应用

定时器是雷达系统的重要部分,它为雷达全机提供所需的各种主脉冲定时信号和波门定时信号.介绍了FPGA(现场可编程门阵列)在定时器中的应用,着重叙述了定时器原理.该定时器的特点是:采用大容量FPGA,尽可能在FPGA内部实现所有功能,减少外围器件,以达到统一板级设计、提高定时精度及可靠性、降低成本、实现硬件的灵活配置的目的.